今年6月中旬，臺積電的股東常會上，證實這樣一則消息：近期AI訂單需求突然增加，先進(jìn)封裝需求遠(yuǎn)大于現(xiàn)有產(chǎn)能，公司被迫緊急增加產(chǎn)能。臺積電董事長劉德音指出，臺積電今年CoWoS產(chǎn)能已經(jīng)較去年實現(xiàn)倍增，且明年將在今年的基礎(chǔ)上再度倍增。

不過在臺積電對先進(jìn)封裝的加碼之下，CoWoS封裝產(chǎn)能依舊緊缺。8月9日，據(jù)中國臺灣媒體報道，一官員表示英偉達(dá)等國際大廠的GPU、AI系統(tǒng)交由廣達(dá)或是緯創(chuàng)等臺廠接單，須視臺積電提供的芯片產(chǎn)能，若臺積電CoWoS先進(jìn)封裝測試產(chǎn)能不夠，將沖擊供應(yīng)鏈廠商接單。但該官員還稱：“臺積電芯片的制造能力不是問題，但封裝產(chǎn)能須跟上腳步，臺積電打電話向她反映，在竹南、龍?zhí)兜腃oWoS封裝技術(shù)產(chǎn)能跟不上客戶需求。”

CoWoS產(chǎn)能報警外加臺積電大力布局之下，也引發(fā)了人們對于該技術(shù)的思考。CoWoS技術(shù)，究竟有何種魅力？

01. 什么是CoWoS？

CoWoS，是Chip on Wafer on Substrate的簡稱。這一長串名詞可以分為CoW與WoS。CoW，將芯片（有源硅芯片）堆疊在中介層（無源硅片）上，WoS則是將中介層再堆疊在基板上，三層堆疊最終形成立體封裝形式。

CoWoS封裝 圖源：wiki chip

這種封裝形式被稱為2.5D封裝，與3D封裝工藝相比，CoWoS封裝中的不同芯片仍舊處于同一平面之上，但在片與片之間的通信方式上由引線或基板改為了wafer。

為什么造芯片要“卷”這種多層封裝形式呢？

其實，這個在市中心蓋高層的想法相同——節(jié)省地塊面積以及提升通信速度。傳統(tǒng)封裝，芯片與芯片之間獨立封裝，它們之間的信息交換需要通過底層的基板進(jìn)行。目前片外通信絕大多數(shù)都依靠PCIE接口，如今的PCIE6.0×16接口理論上最快能達(dá)到128GB/s，看起來很快，但與片內(nèi)通信相比是“小巫見大巫”。據(jù)谷歌云服務(wù)器中心公布的數(shù)據(jù)顯示，應(yīng)用在AI大模型計算上的TPU，其芯片內(nèi)部通信速度已經(jīng)達(dá)到1000PB/s，相比最快的PCIE通信還要快8，192，000倍。還有一點非常重要，目前AI服務(wù)器亟待解決“內(nèi)存墻”問題，CoWoS可以將CPU與HBM封裝在一起，可以很好的解決片與片之間的通信效率問題。目前CoWoS已經(jīng)成為最流行的AI服務(wù)器GPU的封裝技術(shù)。

先進(jìn)封裝與傳統(tǒng)封裝區(qū)別 圖源：中泰證券

從芯片面積的應(yīng)用上來說，3D封裝的立體結(jié)構(gòu)具有更好的電氣性能與力學(xué)性能支持。垂直通信中硅通孔通信速度同樣能極大提升信息傳輸效率。此外，芯片與芯片之間更短的連接也能降低功耗與成本。但以目前的芯片封裝技術(shù)還難以解決多個芯片堆疊產(chǎn)生的散熱與良率不高的問題，因此，以CoWoS為代表的2.5D封裝出現(xiàn)了。2.5D封裝可以很好的克服基板上難以高密度布線導(dǎo)致的芯片引腳數(shù)不足的問題。

2.5D封裝技術(shù)本質(zhì)上是一類封裝技術(shù)的代稱，它并不是2D與3D封裝的降級或升級版，其技術(shù)路線也相對獨立，因此隨著封裝技術(shù)的持續(xù)發(fā)展，還會出現(xiàn)融合多種封裝技術(shù)的“4D封裝”，這里不展開討論，我們回頭看CoWoS封裝的工藝。

與3D封裝相同，芯片與中介層之間的通信也通過硅通孔（TSV）實現(xiàn)。打孔，首先要在中介層硅片上涂抹光刻膠，然后進(jìn)行光刻，刻蝕，沉積等步驟在硅片上制造出內(nèi)部含銅的通孔，最終讓芯片與基板通過通孔與基板相連接。

根據(jù)中介層材質(zhì)的不同，CoWoS封裝可以分為三類。一種是CoWoS-S，即使用Si襯底為中介層。第二種是CoWoS-R，相比第一種，該技術(shù)應(yīng)用重現(xiàn)布線層（RDL）為中介層。第三種是CoWoS-L，L指的是Local Silicon Interconnect and RDL Interposer，它融合了芯粒技術(shù)與RDL做中介層。

CoWoS-R封裝 圖源：GitHub

但無論中介層采用哪種材質(zhì)或技術(shù)，這三類封裝仍舊屬于平行技術(shù)。CoWoS-S的成本最高，不過由于是全硅片中介層，其性能理論上也是最好的。CoWoS-R可以簡單的理解為將一塊專用芯片間高速通信的PCB當(dāng)作中介層。CoWoS-L則是以上兩種技術(shù)的混合，即使用局部的硅橋進(jìn)行芯片之間的電氣互聯(lián)，硅橋以外的位置使用RDL層或substrate進(jìn)行代替。

02. CoWoS為什么是關(guān)鍵

從技術(shù)角度看，CoWoS能最大程度的發(fā)揮其他先進(jìn)生產(chǎn)技術(shù)的潛能。

（1）HBM

AI服務(wù)器中，HBM正在扮演越來越重要的角色。過去HBM產(chǎn)量不高，堆疊層數(shù)也較少，傳統(tǒng)芯片封裝技術(shù)還足以應(yīng)付。不過如今HBM已經(jīng)出現(xiàn)12+1層堆疊（12層DRAM顆粒與1層控制芯片），超高的帶寬需求才讓CoWoS封裝成為關(guān)鍵。通過將HBM與CoWoS 集成，內(nèi)存與處理器之間的距離就能更近，從而縮短互連長度并實現(xiàn)處理器和內(nèi)存之間更快、更高效的數(shù)據(jù)傳輸。內(nèi)存帶寬的增加對于人工智能、高性能計算和圖形處理等內(nèi)存密集型應(yīng)用非常有利。

（2）Chiplet

Chiplet又稱為小芯片。該技術(shù)通過將大型SoC劃分為更小的芯片，使得每個部分都能采用不同的制程工藝進(jìn)行生產(chǎn)，因此能夠有效提升良率生產(chǎn)效率。CoWoS 和Chiplet的結(jié)合可以提高系統(tǒng)級性能和功效，尤其是在一些集成了電源管理的SoC上表現(xiàn)更好。

盡管CoWoS的作用十分重要，但這并不能說明廠商目前可以隨意應(yīng)用這項技術(shù)。文章開頭提到，產(chǎn)能已經(jīng)成為限制CoWoS發(fā)揮的重要問題。

CoWoS封裝起源于2012年，由臺積電研發(fā)，并于2016年首次與HBM結(jié)合封裝。2023年以來，AI技術(shù)的爆炸式進(jìn)步成為臺積電CoWoS封裝增長的催化劑。據(jù)臺積電披露2022年數(shù)稱，CoWoS封裝已經(jīng)占總收入5%以上，且將以每年近20%的速率增長，遠(yuǎn)高于臺積電總營收增長預(yù)計的10%。

CoWoS占臺積電營收預(yù)測 圖源：Information Network

據(jù)臺積電數(shù)據(jù)顯示，當(dāng)前AMD、Broadcom、Marvell和Nvidia是臺積電CoWoS后端技術(shù)的最大消費者。2023年先進(jìn)封裝需求大增以來，臺積電已經(jīng)多次發(fā)出CoWoS產(chǎn)能預(yù)警，因此，目前臺積電的各個客戶之間已經(jīng)開啟了“產(chǎn)能爭奪戰(zhàn)”。

2023年臺積電針對CoWoS的擴(kuò)產(chǎn)，與本次AI爆火的最大受益者英偉達(dá)、AMD相關(guān)。DigiTimes數(shù)據(jù)顯示，臺積電目前的CoWoS產(chǎn)能大約8000-9000片/月，不過英偉達(dá)與AMD兩家就占用了大約 70% 到 80% 的產(chǎn)量。第三名的博通僅占10%。剩下10%的產(chǎn)能才分配給其他公司。

擴(kuò)產(chǎn)之下，究竟能有多少產(chǎn)能分到除了巨頭之外的企業(yè)還是未知數(shù)，CoWoS產(chǎn)能危機(jī)或許還將拉大頭部AI企業(yè)與其他企業(yè)的差距。而從AI芯片企業(yè)角度看，爭奪未來的臺積電產(chǎn)能也將成為企業(yè)發(fā)展的關(guān)鍵。

03. CoWoS的對手

AI爆單，就連臺積電也無法獨自容下如此巨大的AI增長需求。因此，尋求其他先進(jìn)封裝成為諸多AI芯片廠商當(dāng)前的重要任務(wù)。

財聯(lián)社數(shù)據(jù)顯示，進(jìn)入2023年后，A股中，先進(jìn)封裝概念股均有了不同程度上漲。凱格精機(jī)、甬矽電子、晶方科技、同興達(dá)、長電科技等先進(jìn)封裝概念股表現(xiàn)強(qiáng)勢，其中凱格精機(jī)7月以來股價累計最大漲幅達(dá)75%。

事實上，很多消息都表明，很多廠商都在努力承接臺積電產(chǎn)能不足溢出的訂單。日月光作為傳統(tǒng)封裝的龍頭企業(yè)，最近開始大力扶持先進(jìn)封裝。同花順金融研究中心在最近的調(diào)研中指出，中國大陸市場份額第一的封測廠商長電科技也成功開發(fā)除了2.5D與3D封裝技術(shù)，在晶圓級封裝（WLP）、堆疊封裝（PoP）等領(lǐng)域，覆蓋面可追平日月光。

全球封裝市場 圖源：財聯(lián)社

除了獨立研發(fā)先進(jìn)封裝技術(shù)外，在CoWoS相關(guān)賽道上，中國大陸仍有一戰(zhàn)之力。

（1）創(chuàng)意電子

創(chuàng)意電子成立于1998年，已經(jīng)在中國臺灣證券交易所公開上市；2003年，臺積電參與投資創(chuàng)意電子，并成為最大股東；2017年，創(chuàng)意電子（南京）有限公司成立，這意味著臺積電的關(guān)鍵核心封裝技術(shù)被引入內(nèi)地。本次世界半導(dǎo)體大會暨南京國際半導(dǎo)體博覽會上，記者采訪了創(chuàng)意電子總監(jiān)肖有軍。

肖總表示，創(chuàng)意電子南京公司的成立，主要面向本土化需求。目前創(chuàng)意電子擁有自己獨立的APP平臺，可以為CoWoS等先進(jìn)封裝技術(shù)賦能。此外，創(chuàng)意電子自研G Link技術(shù)也可以強(qiáng)化CoWoS封裝上，芯片與芯片之間互聯(lián)的能力。記者了解到，目前臺積電&創(chuàng)意電子聯(lián)盟已經(jīng)推動南京大范圍芯片產(chǎn)業(yè)發(fā)展，客戶已經(jīng)遍及全國，幾乎可以覆蓋芯片設(shè)計到制造的全流程。

（2）長電科技

長電科技是一家全球領(lǐng)先的集成電路制造和技術(shù)服務(wù)提供商。無論從市場占比還是營收情況看，長電可以已經(jīng)長期位于中國封測領(lǐng)域的龍頭位置。資料顯示，目前長電科技的技術(shù)覆蓋了高集成度的晶圓級封裝（WLP）、2.5D/3D封裝、系統(tǒng)級封裝（SiP）、高性能倒裝芯片封裝和先進(jìn)的引線鍵合技術(shù)等。

記者注意到，長電于2021年發(fā)布的XDFOI多維先進(jìn)封裝技術(shù)，同樣使用2.5D硅通孔封裝技術(shù)，利用Chiplet將不同芯片封裝在中介層上（RDL Stack Interposer，RSI）。官方資料顯示，該技術(shù)可以更好的適配HBM與GPU的連接。盡管該技術(shù)與臺積電CoWoS并無技術(shù)沖突，但本質(zhì)上這兩種封裝原理的底層邏輯類似，因此可以直接視為國產(chǎn)CoWoS。有媒體報道稱，長電科技 XDFOI 技術(shù)可將中介層厚度控制在 50μm 以內(nèi)，微凸點（μBump）中心距達(dá)到40μm，可以達(dá)到更高集成度、更強(qiáng)模塊功能和更小封裝尺寸。

04. 總結(jié)

綜上所述，CoWoS封裝技術(shù)憑借其獨特的TSV硅通孔和Chiplet集成方法，為摩爾定律的延續(xù)提供了重要的推動力。在迎接AI的挑戰(zhàn)中，它展現(xiàn)出巨大的潛力，尤其是在高帶寬內(nèi)存HBM與GPU之間的協(xié)同應(yīng)用中。不過CoWoS技術(shù)的產(chǎn)能問題仍然是一個待解決的挑戰(zhàn)，許多制造商正在積極競逐有限的產(chǎn)能資源。

在國內(nèi)，創(chuàng)意電子與長電科技等公司已經(jīng)在類似技術(shù)領(lǐng)域取得了初步突破，為技術(shù)的進(jìn)一步發(fā)展奠定了基礎(chǔ)。我們可以預(yù)見，CoWoS將繼續(xù)在決勝人工智能領(lǐng)域的道路上發(fā)揮不可或缺的殺手锏作用，為未來的科技創(chuàng)新開辟更加廣闊的可能性。