接著上一篇“AMD Versal系列CIPS IP核介紹”文章來(lái)進(jìn)一步講解如何來(lái)建立CIPS IP核示例工程。

利用CIPS IP核的板卡自動(dòng)化以及預(yù)置功能，生成VCK180 DDRMC基于GUI界面的調(diào)試工程。當(dāng)然該工程亦可以根據(jù)AMD官網(wǎng)例程TCL文件來(lái)完成。

本文是基于Vivado 2022.1版本進(jìn)行演示，其他版本界面可能會(huì)有細(xì)小差異。

Step1 新建工程

工程名字和路徑需要字符形式出現(xiàn)，同時(shí)路徑不能太長(zhǎng)。

Step2 選定工程板卡

由于我們是做DEMO目的，所以板卡選擇Versal Prime系列的VMK180;當(dāng)然也可以選擇其他Versal系列的開(kāi)發(fā)板，或者客戶自定義。

Step3 創(chuàng)建Block Design工程

使用Block Design流程可以很方面的增減IP，給設(shè)計(jì)帶來(lái)很高的靈活性并節(jié)約寫代碼時(shí)間。

Step4 加入CIPS IP核

Step5 運(yùn)行Automation與預(yù)置功能

Step6 生成工程Diagram

Runing Automation可以自動(dòng)生成CIPS的已定義的接口，同時(shí)可以跟其他IP進(jìn)行互連，避免人工操作。

Step7 設(shè)計(jì)驗(yàn)證

運(yùn)行Vaildate Design功能可以檢查Block Design設(shè)計(jì)是否有誤；需要把錯(cuò)誤全部消除掉才可以進(jìn)入下面流程。

Step8 生成HDL Wrapper

Step9 生成Device Image

Step10 成功生成Device Image

Step11 導(dǎo)出硬件平臺(tái)

成功生成xsa文件后，軟件工程師就可以使用xsa進(jìn)行后續(xù)軟件開(kāi)發(fā)工作。

審核編輯：湯梓紅