摘要：

基于Ａｎｓｙｓ有限元軟件，采用三級(jí)子模型技術(shù)對(duì)多層銅互連結(jié)構(gòu)芯片進(jìn)行了三維建模。研究了１０層銅互連結(jié)構(gòu)總體互連線介電材料的彈性模量和熱膨脹系數(shù)對(duì)銅互連結(jié)構(gòu)熱應(yīng)力的影響，在此基礎(chǔ)上對(duì)總體互連線介電材料的選擇進(jìn)行優(yōu)化。結(jié)果表明，總體互連線介電材料的熱膨脹系數(shù)對(duì)銅互連結(jié)構(gòu)的熱應(yīng)力影響較小，而彈性模量對(duì)其影響較大；各層介電材料熱應(yīng)力與彈性模量成正比，ＳｉＮ界面熱應(yīng)力與彈性模量成反比。最后，為了降低銅互連結(jié)構(gòu)關(guān)鍵位置熱應(yīng)力，通過(guò)選用不同參數(shù)材料組合對(duì)總體互連線介電材料的選取進(jìn)行優(yōu)化，提高了銅互連結(jié)構(gòu)可靠性。

０引言

隨著集成電路制造技術(shù)進(jìn)入數(shù)十納米級(jí)，金屬互連線的寬度不斷減小、層數(shù)不斷增加，更細(xì)更長(zhǎng)的金屬互連線的電阻－電容（ＲＣ）延遲時(shí)間已無(wú)法忽略，因此采用銅、低介電常數(shù)（ｌｏｗ－ｋ）介電材料代替鋁、二氧化硅來(lái)降低ＲＣ延遲［１－２］。在多層銅互連結(jié)構(gòu)中，封裝過(guò)程中因芯片與基板間的熱膨脹系數(shù)不匹配而產(chǎn)生熱應(yīng)力，直接耦合到ｌｏｗ－ｋ介質(zhì)中驅(qū)動(dòng)界面分層［３］，引發(fā)可靠性問(wèn)題。對(duì)ｌｏｗ－ｋ介質(zhì)熱應(yīng)力的可靠性研究備受關(guān)注。

目前，國(guó)內(nèi)外學(xué)者們的研究?jī)?nèi)容是封裝過(guò)程中芯片與基板間的熱膨脹系數(shù)不匹配引發(fā)的互連可靠性，即芯片封裝交互作用［３－１１］。Ｘ．Ｆ．Ｚｈａｎｇ等人采用了四層銅互連結(jié)構(gòu)，通過(guò)計(jì)算裂紋擴(kuò)展的能量釋放率研究了介電材料屬性對(duì)能量釋放率的影響［３－４］。Ｓ．Ｒａｇｈａｖａｎ等人計(jì)算銅互連結(jié)構(gòu)裂紋擴(kuò)展的能量釋放率，得出能量釋放率最大的位置區(qū)域［５］。Ｃ．Ｊ．Ｕｃｈｉｂｏｒｉ等人采用四層銅互連結(jié)構(gòu)，使用ＳｉＯ２分別替代Ｍ４層介電材料ｌｏｗ－ｋ、ＳｉＯＣ層，能量釋放率降低了３４％、３５％［６－７］。Ｌ．Ｌ．Ｍｅｒｃａｄｏ等人通過(guò)計(jì)算裂紋Ｊ積分研究了銅互連結(jié)構(gòu)介電材料、互連層數(shù)對(duì)裂紋擴(kuò)展的影響［８］。Ｌ．Ｌｉｎ等人研究了銅柱、焊料、ＰＩ開(kāi)口等尺寸參數(shù)對(duì)銅互連結(jié)構(gòu)熱應(yīng)力的影響［９－１０］。Ｍ．Ｗ．Ｌｅｅ等人研究了硅層厚度、基板厚度、ＰＩ層厚度、銅柱高度、焊點(diǎn)數(shù)量等對(duì)銅互連結(jié)構(gòu)ｌｏｗ－ｋ層熱應(yīng)力的影響［１１］。

在銅互連結(jié)構(gòu)中，互連級(jí)與封裝級(jí)的尺寸相差較大，直接對(duì)其建模仿真會(huì)占用巨大計(jì)算資源。采用多級(jí)子模型技術(shù)可有效解決這一問(wèn)題。對(duì)于銅互連結(jié)構(gòu)，可采用四級(jí)子模型技術(shù)進(jìn)行建模［３－４，６－７］，但計(jì)算精度不高。也可采用二級(jí)子模型技術(shù)建模［８－９］，但需總體模型精細(xì)網(wǎng)格來(lái)保證子模型的計(jì)算精度。

本文提出了一種降低銅互連結(jié)構(gòu)關(guān)鍵位置熱應(yīng)力的優(yōu)化方法。綜合考慮計(jì)算資源和精度，本文采用三級(jí)子模型技術(shù)進(jìn)行結(jié)構(gòu)建模。采用針對(duì)１０層銅互連結(jié)構(gòu)，研究不同的總體互連線介電材料對(duì)銅互連結(jié)構(gòu)介電材料熱應(yīng)力的影響。在此基礎(chǔ)上，進(jìn)一步對(duì)總體互連線介電材料進(jìn)行優(yōu)化，降低超低介電常數(shù)（ｕｌｔｒａｌｏｗ－ｋ，ＵＬＫ）和ＳｉＮ界面熱應(yīng)力，最終提高了銅互連結(jié)構(gòu)的可靠性。

１建模與參數(shù)選擇

本文使用對(duì)稱邊界條件約束對(duì)稱模型中心點(diǎn)的所有自由度，禁止產(chǎn)生剛性位移?；谟邢拊浖?，本文采用三級(jí)子模型技術(shù)，建立了銅互連結(jié)構(gòu)芯片的三維模型，有限元模型如圖１所示。

考慮到芯片對(duì)稱性，采用芯片的１／４結(jié)構(gòu)建模，第一級(jí)模型如圖１（ａ）所示。銅互連結(jié)構(gòu)部分比整個(gè)芯片模型的基板和硅層的厚度都薄很多，構(gòu)建第一級(jí)模型時(shí)采用均勻等效層替代銅互連結(jié)構(gòu)，使銅互連結(jié)構(gòu)參與芯片整體模型的形變，該方法的精度不受影響［９－１０，１２］。第一級(jí)模型包括ＰＩ層、鈍化層、等效層、銅焊點(diǎn)、基板、硅層等，它們的尺寸如表１所示［１３－１４］。

第二級(jí)模型主要針對(duì)關(guān)鍵焊點(diǎn)區(qū)域，其建模區(qū)域源自第一級(jí)模型的求解結(jié)果，即熱應(yīng)力值最大區(qū)域，如圖１（ｂ）所示。第二級(jí)模型區(qū)域位于距芯片最遠(yuǎn)處的焊點(diǎn)位置，模型邊界條件是將第一級(jí)模型計(jì)算的位移場(chǎng)通過(guò)插值，施加到切割邊界處，切割邊界需遠(yuǎn)離熱應(yīng)力集中區(qū)域。第二級(jí)模型包括部分硅、部分基板、銅焊點(diǎn)、ＰＩ層、鈍化層，其中銅焊點(diǎn)包括銅柱、焊料、正八邊形鋁焊盤(pán)和銅焊盤(pán)。采用均勻等效層替代銅互連結(jié)構(gòu)。

第三級(jí)模型是是銅互連結(jié)構(gòu)模型，如圖１（ｃ）所示，其包括１０層。模型邊界條件是將第二級(jí)模型位移場(chǎng)通過(guò)插值，施加到切割邊界處。Ｍ１～Ｍ８層使用ＵＬＫ作為介電材料。

在芯片封裝交互作用研究中，常采用芯片回流焊的溫度作為載荷。雖然回流焊過(guò)程中峰值溫度遠(yuǎn)低于制作工藝的峰值溫度，但是，芯片封裝交互作用在ｌｏｗ－ｋ界面產(chǎn)生的能量釋放率遠(yuǎn)遠(yuǎn)大于制作工藝產(chǎn)生的能量釋放率，且大于ｌｏｗ－ｋ界面的臨界能量釋放率［１５］。因此，芯片封裝交互作用會(huì)導(dǎo)致銅互連結(jié)構(gòu)ｌｏｗ－ｋ界面的斷裂、分層，引發(fā)可靠性問(wèn)題。將回流焊的溫度作為最高溫度載荷，因填充膠會(huì)緩解銅互連結(jié)構(gòu)的熱應(yīng)力，所以本文仿真模型沒(méi)有使用填充膠。假設(shè)封裝過(guò)程中整體溫度變化均勻，２２０℃回流焊溫度設(shè)為焊料的熱應(yīng)力自由溫度，溫度以１℃／ｓ的速率降至室溫２５℃。本文使用的材料屬性如表２所示［７，１０－１１，１７］。

２結(jié)果分析與討論

本文第一級(jí)模型的形變及第二級(jí)模型熱應(yīng)力分布圖如圖２所示。

溫度載荷作用后第一級(jí)模型Ｚ方向形變?nèi)鐖D２（ａ）所示?？梢钥闯觯庋b芯片的形變呈中間凸起狀，基板邊角部分的形變大于芯片邊角部分。基板邊角承受了最大的形變。原因是，基板的熱膨脹系數(shù)（１６×１０－６·℃－１～２３×１０－６·℃－１）比硅大得多，且硅和基板在所有材料中的占比最大，降溫過(guò)程中基板收縮的速度比硅快得多，所以引起模型的形變呈凸起狀。

第二級(jí)模型等效層Ｚ方向的熱應(yīng)力分布如圖２（ｂ）所示。圖中，紅色部分是拉應(yīng)力，為正值，藍(lán)色部分是壓縮應(yīng)力，為負(fù)值。等效層受拉應(yīng)力的作用區(qū)域大于壓縮應(yīng)力。

第二級(jí)模型等效層剪切應(yīng)力分如圖２（ｃ）所示?？梢钥闯觯诜庋b過(guò)程中，等效層同樣受剪切應(yīng)力的影響，但其最大值小于Ｚ方向熱應(yīng)力值?？芍~互連結(jié)構(gòu)Ｚ方向熱應(yīng)力占據(jù)主導(dǎo)地位。根據(jù)材料力學(xué)最大拉應(yīng)力強(qiáng)度理論，需通過(guò)第一主應(yīng)力對(duì)銅互連結(jié)構(gòu)進(jìn)行研究。

２．１總體互連線介電材料的彈性模量和熱膨脹系數(shù)對(duì)熱應(yīng)力的影響

不同ＭＳＱ材料用于總體互連線介電材料時(shí)的第一主應(yīng)力分布如圖３所示。采用三級(jí)子模型技術(shù)對(duì)１０層銅互連結(jié)構(gòu)進(jìn)行分析。Ｍ１～Ｍ８層介電材料使用ＵＬＫ。Ｍ９、Ｍ１０層為總體互連線，介電材料使用不同的ＭＳＱ材料（假設(shè)），材料參數(shù)如表３所示［３］。

圖３（ａ）所示為Ｍ１～Ｍ１０層介電材料的熱應(yīng)力分布。可以看出，總體互連線使用不同介電材料時(shí)，對(duì)Ｍ１～Ｍ８層使用ＵＬＫ時(shí)，熱應(yīng)力值很小，變化趨勢(shì)相同，熱應(yīng)力均在Ｍ８層時(shí)達(dá)到最大值。原因是，銅焊點(diǎn)的熱應(yīng)力值很大，Ｍ８層離銅焊點(diǎn)的距離更近，易產(chǎn)生集中熱應(yīng)力而引發(fā)可靠性問(wèn)題，Ｍ１層的熱應(yīng)力值最小、安全。不同ＭＳＱ作總體互連線介電材料時(shí)，Ｍ９層與Ｍ１０層的熱應(yīng)力值基本相同，但隨著材料參數(shù)的變化，熱應(yīng)力值整體明顯變化。ＭＳＱ材料熱膨脹系數(shù)相同時(shí)，彈性模量越小，熱應(yīng)力值越小。如ＭＳＱ－Ｂ中Ｍ９層的熱應(yīng)力值小于Ｍ８層，原因是ＭＳＱ－Ｂ與ＵＬＫ的彈性模量值相差較大，ＵＬＫ抵抗形變能力比ＭＳＱ－Ｂ強(qiáng)，導(dǎo)致ＵＬＫ熱應(yīng)力較大。ＭＳＱ材料彈性模量相同時(shí)，隨著熱膨脹系數(shù)的變化，熱應(yīng)力變化并不明顯?？芍?，Ｍ９層、Ｍ１０層的熱應(yīng)力取決于其彈性模量。

圖３（ｂ）所示為Ｍ１０層頂部相鄰的ＳｉＮ界面層的熱應(yīng)力分布。可以看出，ＭＳＱ－Ｂ作總體互連線介電材料時(shí)，ＳｉＮ界面層的熱應(yīng)力值最大；ＭＳＱ材料熱膨脹系數(shù)不變時(shí)，ＳｉＮ界面層熱應(yīng)力與ＭＳＱ材料的彈性模量成反比；熱膨脹系數(shù)對(duì)ＳｉＮ界面層的熱應(yīng)力影響較小。ＳｉＮ界面層的熱應(yīng)力值明顯比Ｍ１～Ｍ１０層大。原因是，ＭＳＱ介電材料的彈性模量比ＳｉＮ界面層小得多，其抗變形能力很弱，導(dǎo)致Ｍ１０層頂部相鄰的ＳｉＮ界面層出現(xiàn)熱應(yīng)力集中現(xiàn)象，引起ＳｉＮ界面分層、斷裂，從而影響銅互連結(jié)構(gòu)的可靠性。

綜上可知，總體互連線介電材料的熱膨脹系數(shù)對(duì)Ｍ９、Ｍ１０層和ＳｉＮ界面層的熱應(yīng)力影響較小，但對(duì)彈性模量的影響較大。根據(jù)胡克定理σ＝εＥ（σ、ε表示應(yīng)力和應(yīng)變，Ｅ表示彈性模量），溫度載荷下形變?nèi)Q于不同材料的熱膨脹系數(shù)失配，則總體模型形變?nèi)Q于芯片與基板間的熱膨脹系數(shù)失配。銅互連結(jié)構(gòu)在總體模型中占比很小，其對(duì)總體模型形變的影響很小，所以總體互連線介電材料的熱膨脹系數(shù)對(duì)Ｍ９、Ｍ１０層的熱應(yīng)力影響不大，彈性模量對(duì)熱應(yīng)力的影響較大。Ｍ９、Ｍ１０層熱應(yīng)力與總體互連線介電材料的彈性模量成正比，ＳｉＮ界面層的熱應(yīng)力與彈性模量成反比。

２．２不同的總體互連線介電材料對(duì)銅互連結(jié)構(gòu)熱應(yīng)力的影響

通常采用ＵＳＧ、ＳｉＯ２、ＦＳＧ等材料作銅互連結(jié)構(gòu)的總體互連線介電材料［７，１０，１７］。Ｍ１～Ｍ９層介電材料及ＳｉＮ界面層的第一主應(yīng)力分布如圖４所示。

ＵＳＧ、ＳｉＯ２、ＦＳＧ和ＭＳＱ分別作總體互連線介電材料時(shí)，Ｍ１～Ｍ８層（ＵＬＫ）的熱應(yīng)力分布如圖４（ａ）所示?？梢钥闯?，彈性模量越大，各層熱應(yīng)力值越大，Ｍ１層熱應(yīng)力值最小。Ｍ１～Ｍ２層熱應(yīng)力值迅速增大，之后Ｍ２～Ｍ５層熱應(yīng)力緩慢變化。原因是，Ｍ２層比Ｍ１層厚，且Ｍ２～Ｍ５層厚度相等。從Ｍ６層開(kāi)始，熱應(yīng)力值呈迅速增加的趨勢(shì)，Ｍ８層熱應(yīng)力達(dá)到最大值。ＵＬＫ材料的機(jī)械特性低、粘附性差，過(guò)大熱應(yīng)力引起銅互連結(jié)構(gòu)的分層、斷裂。因此，Ｍ８層是易發(fā)生斷裂失效的關(guān)鍵位置之一。

對(duì)于不同的總體互連線介電材料，Ｍ９層與Ｍ１０層的熱應(yīng)力值基本相同（從圖３（ａ）可知），因此圖４（ｂ）只給出了Ｍ９層和與Ｍ１０層相鄰ＳｉＮ界面層的熱應(yīng)力對(duì)比。顯然，與Ｍ１０相鄰ＳｉＮ界面層的熱應(yīng)力值遠(yuǎn)大于Ｍ９層?？芍?，與Ｍ１０相鄰ＳｉＮ界面層也是易發(fā)生失效的關(guān)鍵位置之一。

從ＭＳＱ、ＦＳＧ到ＳｉＯ２，它們的彈性模量不斷增大，ＳｉＮ界面熱應(yīng)力不斷減小。ＵＳＧ介電材料的彈性模量雖最大，但其ＳｉＮ界面熱應(yīng)力值卻不是最小、略大于ＳｉＯ２、ＦＳＧ，這源于ＵＳＧ有較大的熱膨脹系數(shù)而引起的較大熱應(yīng)力。

對(duì)于不同的總體互連線介電材料，Ｍ９層熱應(yīng)力值從大到小的排序?yàn)椋海眨樱牵荆樱椋希玻荆疲樱牵荆停樱选膱D４（ａ）可知，Ｍ８層熱應(yīng)力從大到小的排序?yàn)椋海眨樱牵荆樱椋希玻荆疲樱牵荆停樱眩砻鳎停笇訜釕?yīng)力值與Ｍ９層熱應(yīng)力密切相關(guān)。為了減?。停笇訜釕?yīng)力，需使用彈性模量較小的介電材料，但這又使得ＳｉＮ界面層熱應(yīng)力值較大。因此，需要進(jìn)一步對(duì)總體互連線介電材料選取進(jìn)行優(yōu)化。

２．３總體互連線介電材料的選擇優(yōu)化

從上述分析可知，為了提高銅互連結(jié)構(gòu)的可靠性，不僅要減?。樱椋谓缑鎸訜釕?yīng)力，還要降低Ｍ８層（ＵＬＫ）熱應(yīng)力值。對(duì)這兩類熱應(yīng)力影響最大的是Ｍ９層、Ｍ１０層介電材料的參數(shù)。介電材料及ＳｉＮ界面層第一主應(yīng)力分布如圖５所示。

圖中，“ＵＳＧ”表示Ｍ９、Ｍ１０層均使用ＵＳＧ，“ＳｉＯ２”表示Ｍ９、Ｍ１０層均使用ＳｉＯ２?！埃樱椋希玻眨樱恰北硎荆停箤邮褂茫樱椋希?、Ｍ１０層使用ＵＳＧ，“ＦＳＧ＋ＳｉＯ２”表示Ｍ９層使用ＦＳＧ、Ｍ１０使用ＳｉＯ２。以此類推。

采用“ＵＳＧ”時(shí)，Ｍ９層（條件一）的熱應(yīng)力分布如圖５（ａ）所示。可以看出，熱應(yīng)力最大值位于Ｍ９層的邊界區(qū)。該區(qū)域與Ｍ８層相鄰，造成Ｍ８層熱應(yīng)力值增加，易引發(fā)可靠性問(wèn)題。

采用“ＳｉＯ２＋ＵＳＧ”時(shí)，Ｍ９層（條件二）的熱應(yīng)力分布如圖５（ｂ）所示?？梢钥闯觯停箤訜釕?yīng)力值遠(yuǎn)小于圖５（ａ）的熱應(yīng)力值，最大熱應(yīng)力值位于Ｍ９層中間位置，距離Ｍ８層較遠(yuǎn)，其對(duì)Ｍ８層熱應(yīng)力的影響降低。這表明，對(duì)Ｍ９、Ｍ１０層的優(yōu)化有助于降低關(guān)鍵位置的熱應(yīng)力。

Ｍ９、Ｍ１０層使用不同介電材料組合時(shí)，Ｍ１～Ｍ８層（ＵＬＫ）熱應(yīng)力分布如圖５（ｃ）所示?？梢钥闯觯c采用“ＵＳＧ”相比，采用“ＳｉＯ２＋ＵＳＧ”時(shí)熱應(yīng)力值明顯降低，而采用“ＦＳＧ＋ＳｉＯ２”時(shí)熱應(yīng)力值進(jìn)一步降低。采用“ＳｉＯ２＋ＵＳＧ”時(shí)，Ｍ１～Ｍ８層熱應(yīng)力值與采用“ＳｉＯ２”時(shí)熱應(yīng)力值基本相等。采用“ＦＳＧ＋ＳｉＯ２”時(shí)，Ｍ１～Ｍ８層熱應(yīng)力值與采用“ＦＳＧ”時(shí)熱應(yīng)力值基本相等。這表明，Ｍ１～Ｍ８層熱應(yīng)力值取決于Ｍ９層介電材料，與Ｍ１０層介電材料關(guān)系不大。Ｍ９層選擇彈性模量較小的介電材料時(shí)，能有效降低Ｍ８層熱應(yīng)力值。

Ｍ９、Ｍ１０層使用不同介電材料組合時(shí)，ＳｉＮ界面層熱應(yīng)力分布如圖５（ｄ）所示?？梢钥闯?，采用“ＳｉＯ２＋ＵＳＧ”時(shí)，ＳｉＮ界面層熱應(yīng)力值與采用“ＵＳＧ”時(shí)熱應(yīng)力值基本相等；采用“ＦＳＧ＋ＳｉＯ２”時(shí)，ＳｉＮ界面層熱應(yīng)力值與采用“ＳｉＯ２”時(shí)熱應(yīng)力值基本相等。因此，ＳｉＮ界面層熱應(yīng)力值與Ｍ９層介電材料的關(guān)系不大，取決于Ｍ１０層介電材料。Ｍ９、Ｍ１０層選擇合適的介電材料，有利于提高銅互連結(jié)構(gòu)的可靠性。采用“ＦＳＧ＋ＳｉＯ２”時(shí)，Ｍ８層、ＳｉＮ界面的熱應(yīng)力值都達(dá)到最小值。

３結(jié)論

基于Ａｎｓｙｓ有限元分析軟件，以１０層銅互連結(jié)構(gòu)為研究對(duì)象，采用三級(jí)子模型技術(shù)對(duì)多層銅互連結(jié)構(gòu)芯片進(jìn)行三維建模。仿真分析了總體互連線介電材料的彈性模量、熱膨脹系數(shù)對(duì)銅互連結(jié)構(gòu)熱應(yīng)力的影響。結(jié)果表明，銅互連結(jié)構(gòu)的熱應(yīng)力取決于總體互連線介電材料的彈性模量，而與其熱膨脹系數(shù)關(guān)系不大。為了提高銅互連結(jié)構(gòu)的可靠性，不僅要減小ＳｉＮ界面層熱應(yīng)力，還要降低Ｍ８層（ＵＬＫ）熱應(yīng)力值。最后，對(duì)Ｍ９層、Ｍ１０層的介電材料進(jìn)行優(yōu)化，降低銅互連結(jié)構(gòu)關(guān)鍵位置的熱應(yīng)力，提高器件可靠性。