一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

AD9528提供14路LVDS/HSTL輸出的JESD204B/JESD204C時鐘發(fā)生器技術手冊

要長高 ? 2025-04-10 10:19 ? 次閱讀

概述
AD9528是一款雙級PLL,集成JESD204B/JESD204C SYSREF發(fā)生器,可用于多器件同步。第一級鎖相環(huán)(PLL) (PLL1)通過減少系統(tǒng)時鐘的抖動,從而實現(xiàn)輸入基準電壓調(diào)理。第二級PLL (PLL2)提供高頻時鐘,可實現(xiàn)來自時鐘輸出驅(qū)動器的較低積分抖動以及較低寬帶噪聲。外部VCXO提供PLL2所需的低噪聲基準電壓,以滿足苛刻的相位噪聲和抖動要求,實現(xiàn)可以接受的性能。片內(nèi)VCO的調(diào)諧頻率范圍為3.450 GHz至4.025 GHz。集成的SYSREF發(fā)生器輸出單次、N次或連續(xù)信號,并與PLL1和PLL2輸出同步,以便對齊多個器件的時間。
數(shù)據(jù)表:*附件:AD9528提供14路LVDS HSTL輸出的JESD204B JESD204C時鐘發(fā)生器技術手冊.pdf

AD9528產(chǎn)生最高頻率為1.25 GHz的六路輸出(輸出0至輸出3、輸出12和輸出13),以及最大頻率高達1 GHz的八路輸出。每一路輸出均可配置為直接從PLL1、PLL2或內(nèi)部SYSREF發(fā)生器輸出。14路輸出通道的每一路都包含一個帶數(shù)字相位粗調(diào)功能的分頻器,以及一個模擬微調(diào)相位延遲模塊,允許全部14路輸出具有時序?qū)R的高度靈活性。AD9528還可用作靈活的雙通道輸入緩沖器,以便實現(xiàn)14路器件時鐘和/或SYSREF信號的分配。啟動時,AD9528直接向輸出12和輸出13發(fā)送VCXO信號,用作啟動就緒時鐘。

注意在整篇數(shù)據(jù)手冊中,雙功能引腳名稱通過適用的相關功能來引用。

應用

  • 高性能無線收發(fā)器
  • LTE和多載波GSM基站
  • 無線和寬帶基礎設施
  • 醫(yī)療儀器
  • 為高速ADC、DAC、DDS、DDC、DUC、MxFE提供時鐘;支持JESD204B/JESD204C
  • 低抖動、低相位噪聲時鐘分配
  • 自動測試設備(ATE)和高性能儀器儀表

特性

  • 14路輸出,可配置為HSTL或LVDS
  • 最大輸出頻率
    • 6路輸出高達1.25 GHz
    • 8路輸出高達1 GHz
  • 取決于壓控晶體振蕩器(VCXO)頻率精度(啟動頻率精度:<±100 ppm)
  • 每路輸出均提供專用的8位分頻器
    • 粗調(diào)延遲: 63個步長為RF VCO分頻器輸出頻率一半的步進,不受抖動影響
    • 微調(diào)延遲: 15個步進,分辨率為31 ps
  • 典型輸出間偏斜: 20 ps
  • 針對奇數(shù)分頻器設置提供占空比校正
  • 輸出12和輸出13,上電時VCXO輸出
  • 絕對輸出抖動: <160 f S (122.88 MHz時)
    12 kHz至20 MHz積分范圍
  • 數(shù)字鎖頻檢測
  • SPI和I^2^C兼容型串行控制端口
  • 雙PLL架構(gòu)
    • PLL1
      • 利用外部VCXO實現(xiàn)參考輸入時鐘清零
      • 鑒相器速率:最高110 MHz
      • 冗余參考輸入
      • 自動和手動參考切換模式
        • 恢復式和非恢復式切換
      • 保持模式支持參考丟失檢測
      • VCXO提供的低噪聲LVDS/HSTL輸出可用于射頻/中頻(RF/IF)頻率合成器
    • PLL2
      • 鑒相器速率:最高275 MHz
      • 集成低噪聲VCO

框圖
image.png

引腳配置描述
image.png

image.png

image.png

典型應用電路

AD9258 能夠同步多個符合 JESD204B/JESD204C 標準(聯(lián)合電子設備工程委員會標準)的器件。圖 26 展示了 AD9258 同步系統(tǒng)參考時鐘的過程。AD9528 首先對系統(tǒng)參考時鐘進行凈化處理,然后在雙環(huán)模式下將其倍頻至更高頻率。AD9528 的時鐘分配功能用于為系統(tǒng)中所有周邊的 JESD204B/JESD204C 器件提供時鐘并使其同步。
image.png

器件初始化和校準流程圖

本節(jié)中的流程圖展示了使用評估軟件生成的設置文件(.stp)時,AD9528 典型的初始化例程,以及為實現(xiàn)穩(wěn)健的系統(tǒng)啟動而設計的校準例程。

圖 51、圖 52、圖 53 和圖 54 假定以下條件:壓控振蕩器(VCO)具有 ±100 ppm 的拉偏范圍,且使用設置文件進行可靠的頻率轉(zhuǎn)換。這些流程圖并非無限循環(huán),芯片級復位循環(huán)的計數(shù)變量(RST_COUNT)和 PLL2 重新校準循環(huán)的計數(shù)變量(CAL_COUNT)是用于為循環(huán)設置計數(shù)上限的計數(shù)變量,這些變量僅適用于初始化過程。
image.png
image.png

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • pll
    pll
    +關注

    關注

    6

    文章

    879

    瀏覽量

    135938
  • 時鐘發(fā)生器

    關注

    1

    文章

    222

    瀏覽量

    68702
  • ad9528
    +關注

    關注

    1

    文章

    4

    瀏覽量

    2904
收藏 人收藏

    評論

    相關推薦
    熱點推薦

    AD9680 JESD204B接口的不穩(wěn)定會導致較大的電流波動,怎么解決?

    AD采集芯片為AD9680-1000,時鐘芯片為AD9528。當 AD 采樣時鐘為 500MHz 時,jesd204B (串行線速 = 5 Gbps) 穩(wěn)定。但是,當 AD 采樣
    發(fā)表于 04-15 06:43

    JESD204B的系統(tǒng)級優(yōu)勢

    FPGA 協(xié)作。他們特別感興趣的是 JESD204B 接口將如何簡化設計流程。與 LVDS 及 CMOS 接口相比,JESD204B 數(shù)據(jù)轉(zhuǎn)換串行接口標準可
    發(fā)表于 09-18 11:29

    串行LVDSJESD204B的對比

    LVDS的三倍多。當比較諸如多器件同步、確定延遲和諧波時鐘等高級功能時,JESD204B提供這些功能的唯一接口。所有通路和通道對確定延遲敏感、需要寬帶寬多通道轉(zhuǎn)換
    發(fā)表于 05-29 05:00

    JESD204標準解析

    不同路徑之間的偏斜時,就會對系統(tǒng)設計產(chǎn)生不必要的復雜性。JESD204B中,采用設備時鐘作為JESD204系統(tǒng)每個元件的時間參照。每個轉(zhuǎn)換和接收
    發(fā)表于 06-17 05:00

    JESD204B串行接口時鐘的優(yōu)勢

    。2.2 通用的LVDS 時鐘芯片 在某些應用中客戶的系統(tǒng)上既有JESD204B 的數(shù)模轉(zhuǎn)換,也有LVDS 接口的數(shù)模轉(zhuǎn)換
    發(fā)表于 06-19 05:00

    JESD204C的標準和新變化

    的選項。完整的JESD204C規(guī)范可通過 JEDEC獲得?! ”救腴T文章由兩部分組成,旨在介紹JESD204C標準,著重說明其與JESD204B的不同之處,并詳細闡明為達成上述目標、提供
    發(fā)表于 01-01 07:44

    如何去實現(xiàn)JESD204B時鐘?

    JESD204B數(shù)模轉(zhuǎn)換時鐘規(guī)范是什么?JESD204B數(shù)模轉(zhuǎn)換有哪些優(yōu)勢?如何去實現(xiàn)JESD20
    發(fā)表于 05-18 06:06

    JESD204B協(xié)議介紹

    問題的協(xié)議部分,這兩種鏈本來就是相同的 TX 至 RX 系統(tǒng)。作為一名應用工程師,我所需要的就是了解其中的細微差別,這樣才能充分利用 JESD204B 通過現(xiàn)有 LVDS 和 CM
    發(fā)表于 11-21 07:02

    JESD204B時鐘發(fā)生器14輸出ad9528數(shù)據(jù)表LVDS技術

    The AD9528 is a two-stage PLL with an integrated JESD204B SYSREF generator for multiple device
    發(fā)表于 10-19 14:26 ?30次下載
    <b class='flag-5'>JESD204B</b><b class='flag-5'>時鐘發(fā)生器</b><b class='flag-5'>14</b><b class='flag-5'>輸出</b><b class='flag-5'>ad9528</b>數(shù)據(jù)表<b class='flag-5'>LVDS</b><b class='flag-5'>技術</b>

    LTC6952:超低抖動、4.5 GHz PLL,帶11個輸出JESD204B/JESD204C支持數(shù)據(jù)表

    LTC6952:超低抖動、4.5 GHz PLL,帶11個輸出JESD204B/JESD204C支持數(shù)據(jù)表
    發(fā)表于 04-22 15:52 ?9次下載
    LTC6952:超低抖動、4.5 GHz PLL,帶11個<b class='flag-5'>輸出</b>和<b class='flag-5'>JESD204B</b>/<b class='flag-5'>JESD204C</b>支持數(shù)據(jù)表

    AD9528:具有14LVDS/HSTL輸出JESD204B時鐘發(fā)生器數(shù)據(jù)表

    AD9528:具有14LVDS/HSTL輸出JESD204B
    發(fā)表于 05-13 08:29 ?13次下載
    <b class='flag-5'>AD9528</b>:具有<b class='flag-5'>14</b>個<b class='flag-5'>LVDS</b>/<b class='flag-5'>HSTL</b><b class='flag-5'>輸出</b>的<b class='flag-5'>JESD204B</b><b class='flag-5'>時鐘發(fā)生器</b>數(shù)據(jù)表

    AD9207: 12-Bit, 6 GSPS, JESD204B/JESD204C Dual ADC Data Sheet AD9207: 12-Bit, 6 GSPS, JESD204B/JESD204C Dual ADC Data Sheet

    電子發(fā)燒友網(wǎng)為你提供ADI(ADI)AD9207: 12-Bit, 6 GSPS, JESD204B/JESD204C Dual ADC Data Sheet相關產(chǎn)品參數(shù)、數(shù)據(jù)手冊,更
    發(fā)表于 10-16 19:02
    AD9207: 12-Bit, 6 GSPS, <b class='flag-5'>JESD204B</b>/<b class='flag-5'>JESD204C</b> Dual ADC Data Sheet AD9207: 12-Bit, 6 GSPS, <b class='flag-5'>JESD204B</b>/<b class='flag-5'>JESD204C</b> Dual ADC Data Sheet

    JESD204B升級到JESD204C時的系統(tǒng)設計注意事項

    電子發(fā)燒友網(wǎng)站提供《從JESD204B升級到JESD204C時的系統(tǒng)設計注意事項.pdf》資料免費下載
    發(fā)表于 09-21 10:19 ?6次下載
    從<b class='flag-5'>JESD204B</b>升級到<b class='flag-5'>JESD204C</b>時的系統(tǒng)設計注意事項

    JESD204B使用說明

    JESD204B IP核作為接收端時,單獨使用,作為發(fā)送端時,可以單獨使用,也可以配合JESD204b phy使用。 JESD204B通常配合AD或DA使用,替代LVDS,
    的頭像 發(fā)表于 12-18 11:31 ?1271次閱讀
    <b class='flag-5'>JESD204B</b>使用說明

    LTC6953具有11個輸出并支持JESD204B/JESD204C協(xié)議的超低抖動、4.5GHz時鐘分配器技術手冊

    subclass 1 器件時鐘 / SYSREF 對以及一個通用輸出,或者就是 11 個面向非 JESD204B/JESD204C 應用的通用時鐘
    的頭像 發(fā)表于 04-16 14:28 ?204次閱讀
    LTC6953具有11個<b class='flag-5'>輸出</b>并支持<b class='flag-5'>JESD204B</b>/<b class='flag-5'>JESD204C</b>協(xié)議的超低抖動、4.5GHz<b class='flag-5'>時鐘</b>分配器<b class='flag-5'>技術</b><b class='flag-5'>手冊</b>