概述
AD9517-2提供多路輸出時(shí)鐘分配功能，具有亞皮秒級(jí)抖動(dòng)性能，并且片內(nèi)集成鎖相環(huán)(PLL)和電壓控制振蕩器(VCO)。片內(nèi)VCO的調(diào)諧頻率范圍為2.05 GHz至2.33 GHz。也可以使用高達(dá)2.4 GHz的外部VCO/VCXO。
數(shù)據(jù)表：*附件：AD9517-2 12路輸出時(shí)鐘發(fā)生器，集成2.2GHz VCO技術(shù)手冊(cè).pdf

AD9517-2具有出色的低抖動(dòng)和相位噪聲特性，可極大地提升數(shù)據(jù)轉(zhuǎn)換器的性能，并且也有利于其它相位噪聲和抖動(dòng)要求嚴(yán)苛的應(yīng)用。

AD9517-2具有四路LVPECL輸出（分為兩對(duì)）和四路LVDS輸出（分為兩對(duì)）?？梢詫⒚柯稬VDS輸出重新配置為兩路CMOS輸出。LVPECL輸出的工作頻率達(dá)1.6 GHz，LVDS輸出的工作頻率達(dá)800 MHz，CMOS輸出的工作頻率達(dá)250 MHz。

對(duì)于需要額外輸出的應(yīng)用，可使用AD9520和AD9522，二者具有晶振基準(zhǔn)電壓輸入、零延遲或用于啟動(dòng)時(shí)自動(dòng)配置的EEPROM。此外，AD9516和AD9518特性與AD9517相似，但輸出組合不同。

每對(duì)輸出均有分頻器，其分頻比和粗調(diào)延遲（或相位）均可以設(shè)置。LVPECL輸出的分頻范圍為1至32。LVDS/CMOS輸出的分頻范圍最高可達(dá)1024。

AD9517-2提供48引腳LFCSP封裝，可以采用3.3 V單電源供電。將電荷泵電源(VCP)與5V電壓相連時(shí)，可以使用外部VCO，它需要更寬的電壓范圍。獨(dú)立的LVPECL電源可以為2.5 V至3.3 V（標(biāo)稱值）。

AD9517-2的額定工作溫度范圍為?40°C至+85°C工業(yè)溫度范圍。

應(yīng)用

• 低抖動(dòng)、低相位噪聲時(shí)鐘分配
• 10/40/100 Gb/s網(wǎng)絡(luò)線路卡，包括SONET、同步以太網(wǎng)、OTU2/3/4
• 前向糾錯(cuò)(G.710)
• 為高速ADC、DAC、DDS、DDC、DUC、MxFE提供時(shí)鐘
• 高性能無(wú)線收發(fā)器
• 自動(dòng)測(cè)試設(shè)備(ATE)和高性能儀器儀表

特性

• 低相位噪聲鎖相環(huán)(PLL)
  片內(nèi)VCO的調(diào)諧頻率范圍為2.05 GHz至2.33 GHz
• 可選外部VCO/VCXO，最高達(dá)2.4 GHz
• 1路差分或2路單端參考輸入
• 參考監(jiān)控功能
• 自動(dòng)恢復(fù)和手動(dòng)參考
  切換/保持模式
• 支持最高250 MHz的LVPECL、LVDS或CMOS基準(zhǔn)
• 可編程PFD路徑延遲
• 可選數(shù)字或模擬鎖定檢測(cè)
• 可以將每路LVDS輸出重新配置為兩路250MHz CMOS輸出
• 2對(duì)1.6 GHz LVPECL輸出
  每對(duì)輸出共用1至32分頻器和粗調(diào)相位延遲
  加性輸出抖動(dòng)：225 fs均方根值
  通道間偏斜成對(duì)輸出小于10 ps
• 2對(duì)800 MHz LVDS時(shí)鐘輸出
  每對(duì)輸出共用兩個(gè)1至32級(jí)聯(lián)分頻器和粗調(diào)相位延遲
  加性輸出抖動(dòng)：275 fs均方根值
  可以精調(diào)每路LVDS輸出的延遲(Δt)
• 上電時(shí)所有輸出自動(dòng)同步
• 提供手動(dòng)輸出同步
• 采用48引腳LFCSP封裝

框圖

時(shí)序圖

引腳配置描述

典型性能特征

詳細(xì)框圖

LVPECL輸出

LVPECL 差分電壓（Voo）可在 -400 mV 至 -600 mV 之間選擇（見(jiàn)寄存器 0x0F0[3:2] 至寄存器 0x0F5[3:2] ）。LVPECL 輸出有專用的電源引腳（VS_LVPECL ），可由 2.5 V 至 3.3 V 供電。

LVPECL 輸出電壓可設(shè)置為同相或反相，這樣無(wú)需改變電路板布局，就能在應(yīng)用中調(diào)整輸出的相對(duì)極性。每個(gè) LVPECL 輸出可根據(jù)需要進(jìn)行關(guān)斷或上電。由于 LVPECL 輸出級(jí)的結(jié)構(gòu)，存在電氣過(guò)載和擊穿的可能性，因此 LVPECL 輸出具有多種掉電模式。這包括一種安全掉電模式，該模式持續(xù)保護(hù)輸出器件，同時(shí)將功耗降至最低。如果 LVPECL 輸出引腳端接，建議采用安全掉電模式。如果引腳懸空（即未連接），完全掉電模式即可。

LVDS/CMOS輸出（OUT4 至 OUT7 ）

OUT4 至 OUT7 可配置為 LVDS 差分輸出，或一對(duì)單端 CMOS 輸出。LVDS 輸出允許輸出電流在約 1.7 mA 至 7 mA 之間選擇。

LVDS 輸出極性可設(shè)置為同相或反相，這樣無(wú)需改變電路板布局，就能在應(yīng)用中調(diào)整輸出的相對(duì)極性。每個(gè) LVDS 輸出若無(wú)需節(jié)省功耗，可進(jìn)行關(guān)斷。

OUT4 至 OUT7 也可用作 CMOS 輸出。每個(gè) LVDS 輸出可配置為兩個(gè) CMOS 輸出，這樣最多可有八個(gè) CMOS 輸出：OUT4A、OUT4B、OUT5A、OUT5B、OUT6A、OUT6B、OUT7A 和 OUT7B。當(dāng)某個(gè)輸出配置為 CMOS 時(shí)，CMOS 輸出 A 會(huì)自動(dòng)開(kāi)啟，CMOS 輸出 B 可根據(jù) CMOS 輸出的相對(duì)極性（也可參考表 57、寄存器 0x140[7:5]、寄存器 0x141[7:5]、寄存器 0x142[7:5] 和寄存器 0x143[7:5] 進(jìn)行選擇）開(kāi)啟或關(guān)閉。

每個(gè) LVDS/CMOS 輸出可根據(jù)需要關(guān)斷以節(jié)省功耗。CMOS 輸出的電源由控制 LVDS 掉電的同一引腳控制，但此掉電控制會(huì)影響 CMOS 輸出 A 和 CMOS 輸出 B。不過(guò)，當(dāng) CMOS 輸出 A 上電時(shí)，CMOS 輸出 B 可單獨(dú)開(kāi)啟或關(guān)閉。

復(fù)位模式

AD9517 有多種方式可使芯片進(jìn)入復(fù)位狀態(tài)，將所有寄存器恢復(fù)為默認(rèn)值，并使相關(guān)設(shè)置生效。

上電復(fù)位（V 上電時(shí)的啟動(dòng)條件）

當(dāng) V 電源接通時(shí)，會(huì)發(fā)出上電復(fù)位（POR）信號(hào)。這會(huì)將芯片初始化為由默認(rèn)寄存器設(shè)置決定的上電條件，這些默認(rèn)值在表 52 的“默認(rèn)值（十六進(jìn)制）”列中列出。上電時(shí)，AD9517 還會(huì)執(zhí)行同步操作，使輸出根據(jù)默認(rèn)設(shè)置進(jìn)入相位對(duì)齊狀態(tài)。

通過(guò) RESET 引腳進(jìn)行異步復(fù)位

通過(guò)短暫拉低 RESET 引腳可執(zhí)行異步硬復(fù)位。復(fù)位會(huì)將芯片寄存器恢復(fù)為默認(rèn)設(shè)置。

通過(guò)寄存器 0x00[2] 進(jìn)行軟復(fù)位

通過(guò)向寄存器 0x00[2] 和寄存器 0x000[2] 寫(xiě)入 1b 來(lái)執(zhí)行軟復(fù)位。此位不會(huì)自動(dòng)清零，必須通過(guò)向寄存器 0x000[2] 和寄存器 0x005[0] 寫(xiě)入 0b 來(lái)清零，并完成軟復(fù)位操作。軟復(fù)位會(huì)將內(nèi)部寄存器恢復(fù)為默認(rèn)值。