概述
ADN2805可提供下列接收器功能：量化以及時鐘和數(shù)據(jù)恢復，適用于1.25 Gbps數(shù)據(jù)。它可自動鎖定至所有數(shù)據(jù)速率，而無需外部參考時鐘或編程。該器件滿足所有的SONET抖動要求，包括抖動傳遞、抖動產生和抖動容差。

所有規(guī)格均相對于?40°C至+85°C環(huán)境溫度而言，除非另有說明。ADN2805采用緊湊型5 mm × 5 mm、32引腳LFCSP封裝。
數(shù)據(jù)表：*附件：ADN2805 1.25Gbps時鐘和數(shù)據(jù)恢復IC技術手冊.pdf

應用

• GbE 線路卡

特性

• 鎖定1.25 Gbps NRZ串行數(shù)據(jù)輸入
• 取得專利的時鐘恢復架構
• 無需參考時鐘
• 失鎖指示器
• 通過I^2^C 接口訪問可選特性
• 單電源供電：3.3 V
• 低功耗：390 mW（典型值）
• 5 mm × 5 mm 、32引腳LFCSP無鉛封裝

框圖

時序圖

引腳配置描述

I2C接口時序和內部寄存器描述

工作原理

ADN2805 是一款用于時鐘恢復和數(shù)據(jù)恢復的延遲鎖相環(huán)電路，適用于從非歸零（NRZ）編碼數(shù)據(jù)中恢復時鐘和數(shù)據(jù)。一個單獨的反饋回路可對公共模式電壓進行整形。高速延遲鎖相環(huán)路徑采用壓控移相器，以跟蹤輸入抖動的高頻率分量。VCO（壓控振蕩器）的獨立相位控制可跟蹤輸入抖動的低頻率分量。VCO 的初始頻率由注入的第三個頻率設定，該頻率將 VCO 頻率與輸入數(shù)據(jù)頻率進行比較，然后通過鎖相環(huán)（PLL）的一階調諧控制來控制 VCO。

延遲和鎖相環(huán)路徑共同跟蹤輸入數(shù)據(jù)信號。例如，當檢測到時鐘滯后于輸入數(shù)據(jù)時，鑒相器會驅動 VCO 至更高頻率，同時增加延遲移相器的相位；這兩個動作都旨在減少時鐘與數(shù)據(jù)之間的相位誤差。較快的時鐘會加快相位，而延遲的數(shù)據(jù)會減慢相位。由于環(huán)路濾波器是一個積分器，靜態(tài)相位誤差會被驅動至零。

從另一個角度看，該電路中的移相器實現(xiàn)了二階函數(shù)閉環(huán)操作所需的零頻率響應。由于環(huán)路濾波器是一個積分器，因此在閉環(huán)傳輸函數(shù)中不存在零頻率響應，這與傳統(tǒng)的二階鎖相環(huán)傳輸函數(shù)不同。該電路在閉環(huán)傳輸函數(shù)中不存在零頻率響應，因此不會出現(xiàn)抖動峰值。

延遲和鎖相環(huán)路徑共同提供寬帶寬抖動調節(jié)和窄帶濾波。圖 11 中的線性化框圖顯示了抖動傳輸函數(shù) (Z(s)/X(s)) ，在中等低頻率下具有卓越的濾波性能。這表明抖動傳輸函數(shù)在低頻段具有高增益，這意味著主 PLL 具有虛擬零抖動峰值（見圖 12）。這使得該電路在信號再生應用中，對于需要抖動峰值以補償由于光纖或同軸電纜傳輸導致的抖動累積的情況而言，是理想之選。

誤差傳輸函數(shù) (e(s)/X(s)) 具有與普通鎖相環(huán)類似的高通形式。該傳輸函數(shù)經過優(yōu)化，可實現(xiàn)寬帶抖動調節(jié)，因為抖動傳輸函數(shù) (Z(s)/X(s)) 提供了窄帶抖動濾波。

抖動和相位環(huán)路共同為輸入抖動對數(shù)據(jù)調制的整體影響提供了寬帶濾波。在低頻段，積分器與環(huán)路濾波器一起提供高增益，使 VCO 能夠跟蹤低頻抖動。因此，VCO 調諧范圍可提供較大的低頻抖動調節(jié)余量。由于小相位誤差對應的控制電壓變化很小，移相器可保持接近其范圍的中心位置，從而對低頻抖動的貢獻很小。

在中等頻率下，VCO 的增益和調諧范圍不足以跟蹤抖動。此時，VCO 控制電壓達到其調諧范圍的任一極端并飽和，VCO 頻率則根據(jù)其固有頻率發(fā)生變化，這對抖動的影響很小。因此，延遲鎖相環(huán)控制電壓承擔了跟蹤輸入抖動的任務。

移相器的增益在 UI（單位間隔）中可視為一個平坦的平臺，其最小值為 2 個 UI，在所有數(shù)據(jù)速率下均如此。