概述
ADRF5700是一款硅、5位數(shù)字衰減器，以2 dB步長提供46 dB的衰減控制范圍。

該器件的工作頻率范圍為100 MHz至22 GHz，提供優(yōu)于2.0 dB的插入損耗和高衰減精度。ADRF5700支持雙向操作，在所有衰減狀態(tài)下具有24 dBm（平均值）和30 dBm（峰值）的RF輸入功率處理能力。

ADRF5700需要+3.3 V和?3.3 V雙電源電壓供電。該器件具有并行模式控制和互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)/低壓晶體管對晶體管邏輯(LVTTL)兼容控制特性。

當(dāng)負(fù)電源電壓(VSS)接地時，ADRF5700也可在單一正電源電壓(VDD)下工作。在此工作條件下，可在降低開關(guān)特性、線性度和功率處理性能的同時保持小信號性能（參閱數(shù)據(jù)手冊中的表2）。

ADRF5700 RF端口設(shè)計用于匹配50 Ω的特征阻抗。ADRF5700采用符合RoHS標(biāo)準(zhǔn)的20引腳、3.0 mm × 3.0 mm、基板柵格陣列(LGA)封裝，工作溫度范圍為?40°C至+105°C。
數(shù)據(jù)表：*附件：ADRF5700 46dB、2dB LSB、5位、硅數(shù)字衰減器，100MHz至22GHz技術(shù)手冊.pdf

應(yīng)用

• 工業(yè)掃描儀
• 測試和儀器儀表
• 蜂窩基礎(chǔ)設(shè)施：5G毫米波
• 軍用無線電、雷達(dá)、電子對抗(ECM)
• 微波無線電和甚小孔徑終端(VSAT)

特性

• 寬帶頻率范圍：100 MHz至22 GHz
• 衰減范圍：46 dB，2 dB步長
• 低插入損耗
  • 1.6 dB（典型值，高達(dá)10 GHz）
  • 2.0 dB（典型值，高達(dá)20 GHz）
• 出色的衰減精度
  • +(0.1 + 0.5%)的衰減狀態(tài)（典型值，高達(dá)10 GHz）
  • -(0.1 + 2.0%)的衰減狀態(tài)（典型值，高達(dá)10 GHz）
  • +(0.1 + 0.5%)的衰減狀態(tài)（典型值，高達(dá)20 GHz）
  • -(0.1 + 3.0%)的衰減狀態(tài)（典型值，高達(dá)20 GHz）
• 低步進(jìn)誤差
  • ±0.2 dB（典型值，高達(dá)10 GHz）
  • ±0.3 dB（典型值，高達(dá)20 GHz）
• 高輸入線性度
  • P0.1dB：所有衰減狀態(tài)下>27 dBm（典型值）
  • P1dB：所有衰減狀態(tài)下>30 dBm（典型值）
  • IP3：所有衰減狀態(tài)下>47 dBm（典型值）
• 高RF功率處理
  • 24 dBm（穩(wěn)態(tài)平均值）
  • 30 dBm（穩(wěn)態(tài)峰值）
• 所有衰減狀態(tài)下的回波損耗一致
• 相對相位中的緊湊分布
• 無低頻雜散信號
• 并行模式控制，CMOS/LVTTL兼容
• RF幅度建立時間（0.1 dB最終RF輸出）：130 ns
• 20引腳、3.0 mm x 3.0 mm LGA封裝

框圖

引腳配置描述

接口示意圖

典型性能特征

應(yīng)用信息

ADRF5700有兩個電源引腳（VDD和VSS）和六個控制引腳（LE、D2、D3、D4、D5和D6）。圖25展示了電源和控制引腳的外部組件連接情況。

VDD引腳和VSS引腳需用一個100 pF的多層陶瓷電容去耦。器件引腳布局允許將去耦電容放置在器件下方。無需其他外部組件用于偏置和操作，除非在RF引腳上需要隔直電容。RF引腳上的信號線偏置電壓為0V。更多詳細(xì)信息，請參見“引腳配置和功能描述”部分。

印刷電路板（PCB）設(shè)計建議

射頻端口內(nèi)部匹配至50Ω，引腳設(shè)計為在PCB上形成特性阻抗為50Ω的共面波導(dǎo)（CPWG）。圖26展示了在12密耳厚Rogers RO4003介電材料射頻基板上的參考CPWG射頻電路設(shè)計。對于2.2密耳成品銅厚，建議采用線寬16密耳、間距6密耳的射頻走線。

圖27展示了器件的射頻走線、電源和控制信號的布線情況。接地層通過盡可能多的過孔連接，以實現(xiàn)最佳射頻和熱性能。該器件主要的散熱路徑在底部。

圖28展示了從器件RFx引腳到參考堆疊上50Ω CPWG的推薦布局。PCB焊盤按1:1比例繪制為器件焊盤。接地焊盤按阻焊層定義繪制，信號焊盤按焊盤限定繪制。從PCB焊盤引出的射頻走線延伸至器件邊緣，寬度不變，并以45°角逐漸變細(xì)連接到射頻走線。焊膏掩模也經(jīng)過設(shè)計，以匹配焊盤而無開口縮減，并被劃分為多個開口。
對于具有不同介電厚度和CPWG設(shè)計的替代PCB堆疊，請聯(lián)系技術(shù)支持以獲取進(jìn)一步的建議。