一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

搜索歷史

清空
搜索熱詞
      0
      • 聊天消息
      • 系統(tǒng)消息
      • 評(píng)論與回復(fù)
      VIP于 到期 續(xù)費(fèi)
      登錄后你可以
      • 下載海量資料
      • 學(xué)習(xí)在線課程
      • 觀看技術(shù)視頻
      • 寫文章/發(fā)帖/加入社區(qū)
      會(huì)員中心
      創(chuàng)作中心
      發(fā)布
      創(chuàng)作活動(dòng)

      完善資料讓更多小伙伴認(rèn)識(shí)你，還能領(lǐng)取20積分哦，立即完善>

      3天內(nèi)不再提示

      利用 AccelDSP 和 System Generator for DSP? 加快 FPGA 設(shè)計(jì)

      EE techvideo ? 2018-05-24 13:47 ? 次閱讀
      聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
      • dsp
        dsp
        +關(guān)注

        關(guān)注

        555

        文章

        8123

        瀏覽量

        354416
      • FPGA
        +關(guān)注

        關(guān)注

        1643

        文章

        21923

        瀏覽量

        612399
      • Xilinx
        +關(guān)注

        關(guān)注

        73

        文章

        2179

        瀏覽量

        123967
      收藏 人收藏

        評(píng)論

        相關(guān)推薦
        熱點(diǎn)推薦

        適用于Versal的AMD Vivado 加快FPGA開發(fā)完成Versal自適應(yīng)SoC設(shè)計(jì)

        設(shè)計(jì)、編譯、交付，輕松搞定。更快更高效。 Vivado 設(shè)計(jì)套件提供經(jīng)過優(yōu)化的設(shè)計(jì)流程，讓傳統(tǒng) FPGA 開發(fā)人員能夠加快完成 Versal 自適應(yīng) SoC 設(shè)計(jì)。 面向硬件開發(fā)人員的精簡(jiǎn)設(shè)計(jì)流程
        的頭像 發(fā)表于 05-07 15:15 ?182次閱讀
        適用于Versal的AMD Vivado <b class='flag-5'>加快</b><b class='flag-5'>FPGA</b>開發(fā)完成Versal自適應(yīng)SoC設(shè)計(jì)

        智多晶FIFO_Generator IP介紹

        FIFO_Generator是智多晶設(shè)計(jì)的一款通用型FIFO IP。當(dāng)前發(fā)布的FIFO_Generator IP是2.0版本，相比之前的1.1版本主要新增了非等比輸入輸出數(shù)據(jù)位寬支持和異步FIFO跨時(shí)鐘級(jí)數(shù)配置功能。
        的頭像 發(fā)表于 04-25 17:24 ?766次閱讀
        智多晶FIFO_<b class='flag-5'>Generator</b> IP介紹

        請(qǐng)問3通道同時(shí)數(shù)據(jù)采集，每通道200MHZ，計(jì)劃使用ADS4129，能不采用FPGA方案？直接通過DSP接收數(shù)據(jù)嗎？

        如題。請(qǐng)問需要3通道同時(shí)數(shù)據(jù)采集，每通道200MHZ，計(jì)劃使用3片ADS4129或者ADS4128?？梢圆徊捎?b class='flag-5'>FPGA方案，直接通過DSP接收數(shù)據(jù)嗎？ 研究了C665X系列DSP，UPP的最高速只有75MHZ。能有其他
        發(fā)表于 01-23 08:35

        FGPA SYSTEM樣板79761制作流程簡(jiǎn)介

        電子發(fā)燒友網(wǎng)站提供《FGPA SYSTEM樣板79761制作流程簡(jiǎn)介.pdf》資料免費(fèi)下載
        發(fā)表于 01-21 14:49 ?0次下載
        FGPA <b class='flag-5'>SYSTEM</b>樣板79761制作流程簡(jiǎn)介

        EE-191：利用SHARC DSP SPORTs實(shí)現(xiàn)無(wú)縫UART

        電子發(fā)燒友網(wǎng)站提供《EE-191：利用SHARC DSP SPORTs實(shí)現(xiàn)無(wú)縫UART.pdf》資料免費(fèi)下載
        發(fā)表于 01-06 14:40 ?0次下載
        EE-191：<b class='flag-5'>利用</b>SHARC <b class='flag-5'>DSP</b> SPORTs實(shí)現(xiàn)無(wú)縫UART

        利用FPGA實(shí)現(xiàn)USB 2.0通信接口

        USB?2.0接口的實(shí)現(xiàn)方式 利用FPGA來(lái)實(shí)現(xiàn)USB 2.0接口的方式一般有兩種，一是借助外圍的USB接口芯片，二是FPGA內(nèi)部實(shí)現(xiàn)USB協(xié)議控制器，外部通過USB的PHY芯片來(lái)實(shí)現(xiàn)接口。 對(duì)于
        的頭像 發(fā)表于 12-30 13:59 ?2375次閱讀
        <b class='flag-5'>利用</b><b class='flag-5'>FPGA</b>實(shí)現(xiàn)USB 2.0通信接口

        當(dāng)DSP與FPGA通訊的時(shí)候，XZCS0、XZCS6、XZCS7會(huì)影響ADS8556的工作嗎？

        您好，我想用3個(gè)ads8556和1個(gè)FPGA都通過TMS320F28335的XINTF接口與DSP相連，3個(gè)ads8556占用了XZCS0、XZCS6、XZCS7三個(gè)片選信號(hào)，DSP只對(duì)AD讀數(shù)
        發(fā)表于 12-20 07:30

        基于Agilex 5 FPGA的模塊系統(tǒng)介紹

        基于Agilex 5 FPGA的模塊系統(tǒng)(SoM)是一種由英特爾的合作伙伴提供的生產(chǎn)就緒型解決方案，專門針對(duì)嵌入式應(yīng)用。采用先進(jìn)的Agilex 5 FPGA的SoM可以滿足邊緣應(yīng)用日益增長(zhǎng)的需求
        的頭像 發(fā)表于 12-19 17:10 ?601次閱讀
        基于Agilex 5 <b class='flag-5'>FPGA</b>的模塊系統(tǒng)介紹

        大連理工和南信大-紫光同創(chuàng)FPGA創(chuàng)新實(shí)踐基地揭牌

        為了深化產(chǎn)教融合，加快推進(jìn)國(guó)產(chǎn)FPGA人才培養(yǎng)，紫光同創(chuàng)與大連理工大學(xué)軟件學(xué)院及南京信息工程大學(xué)工程訓(xùn)練中心達(dá)成合作，共同建設(shè)FPGA聯(lián)合創(chuàng)新實(shí)踐基地。
        的頭像 發(fā)表于 12-06 09:25 ?774次閱讀

        FIFO Generator的Xilinx官方手冊(cè)

        FIFO作為FPGA崗位求職過程中最常被問到的基礎(chǔ)知識(shí)點(diǎn)，也是項(xiàng)目中最常被使用到的IP，其意義是非常重要的。本文基于對(duì)FIFO Generator的Xilinx官方手冊(cè)的閱讀與總結(jié)，匯總主要知識(shí)點(diǎn)
        的頭像 發(fā)表于 11-12 10:46 ?1374次閱讀
        FIFO <b class='flag-5'>Generator</b>的Xilinx官方手冊(cè)

        system verilog語(yǔ)言簡(jiǎn)介

        ICer需要System Verilog語(yǔ)言得加成，這是ICer深度的表現(xiàn)。
        發(fā)表于 11-01 10:44 ?0次下載

        雙核dsp和單核dsp的區(qū)別

        雙核DSP（Digital Signal Processor，數(shù)字信號(hào)處理器）與單核DSP在多個(gè)方面存在顯著差異，這些差異主要體現(xiàn)在處理能力、任務(wù)分配、資源利用以及適用場(chǎng)景等方面。 一、處理能力 雙
        的頭像 發(fā)表于 09-24 16:14 ?1553次閱讀

        為什么FPGA屬于硬件，還需要搞算法？

        ，就 需要設(shè)計(jì)相應(yīng)的算法來(lái)指導(dǎo)硬件資源的配置和利用，以達(dá)到期望的性能和功能。 關(guān)于學(xué)習(xí) FPGA 時(shí)先接觸語(yǔ)法，這是因?yàn)樾枰莆杖绾斡锰囟ǖ木幊陶Z(yǔ)言來(lái)描述電路的邏輯和功能。這類似 于用軟件語(yǔ)言
        發(fā)表于 09-09 16:54

        system_upgrade函數(shù)，返回false為什么？

        system_upgrade函數(shù)，返回false，為什么？ log: POST /upgrade?command=start& HTTP/1.1 主機(jī)：192.168.4.1：80
        發(fā)表于 07-12 11:27

        怎么建設(shè)高性能多核DSP+FPGA實(shí)驗(yàn)室？一起來(lái)河北工程大學(xué)看看

        DSP+FPGA教學(xué)平臺(tái)，在機(jī)械與裝備工程學(xué)院-精密測(cè)量實(shí)驗(yàn)室，針對(duì)DSP+FPGA課程，探討了該課程的應(yīng)用方向，制定學(xué)生課程學(xué)習(xí)的培養(yǎng)計(jì)劃。 ? 參與交流的黃老師，孫老師等和學(xué)生們
        發(fā)表于 06-07 14:11