智多晶FIFO_Generatorv2.0 IP
FIFO_Generator是智多晶設(shè)計(jì)的一款通用型FIFO IP。當(dāng)前發(fā)布的FIFO_Generator IP是2.0版本,相比之前的1.1版本主要新增了非等比輸入輸出數(shù)據(jù)位寬支持和異步FIFO跨時(shí)鐘級(jí)數(shù)配置功能。
FIFO_Generator IP特性
支持同步/異步選擇
支持RAM類型選擇:自動(dòng)、塊(BLOCK)RAM、分布式RAM
讀端口支持普通/預(yù)讀模式:普通讀模式 、預(yù)讀模式(First Word Fall Through)
支持跨時(shí)鐘域級(jí)數(shù)配置
支持輸入輸出數(shù)據(jù)位寬比例可變
數(shù)據(jù)保護(hù),確保不會(huì)出現(xiàn)寫超和讀超的情況
支持data_count輸出(可配置)
支持prog_full, prog_empty端口(可配置)
支持almost_full, almost_empty端口(可配置)
RAM類型選擇
FIFO_Generator IP支持用戶選擇FIFO內(nèi)RAM的資源類型,可選“塊(Block)RAM”和“分布式RAM”。默認(rèn)為“自動(dòng)”,軟件根據(jù)用戶輸入的FIFO數(shù)據(jù)位寬和深度,自動(dòng)選擇合適的資源來(lái)實(shí)現(xiàn)。
分布式RAM使用LUT資源,塊(Block)RAM使用塊RAM(EBR)資源。一般建議小尺寸FIFO使用分布式RAM,大尺寸的FIFO使用塊(Block)RAM。合理選擇使用的存儲(chǔ)資源類型可以獲得很好的性能和資源占用。
讀數(shù)據(jù)模式選擇
FIFO_Generator IP支持2種FIFO讀模式,“普通讀模式”和“預(yù)讀(FWFT)模式”。
普通讀模式,數(shù)據(jù)在進(jìn)行有效讀信號(hào)(rd_en & !empty)以后立即更新。在沒進(jìn)行讀操作之前,端口上的數(shù)據(jù)無(wú)效,或保持上一次讀出的數(shù)據(jù)。
FIFO普通讀模式時(shí)序圖
預(yù)讀模式,數(shù)據(jù)在FIFO內(nèi)會(huì)自動(dòng)搬運(yùn)到端口上并以rd_valid信號(hào)作為端口數(shù)據(jù)可用且未過期的標(biāo)志。預(yù)讀模式下,以rd_valid和rd_en信號(hào)同時(shí)為1的作為讀取條件,因此工作在預(yù)讀模式的FIFO和AXI/AHB/APB總線的握手反壓操作兼容性非常好。
智多晶FWFT FIFO適配AXI-Stream接口的典型連接
AXI-Stream握手反壓式操作時(shí)序圖
輸入輸出數(shù)據(jù)位寬比例變化
2.0版本的FIFO generator IP新增對(duì)輸入輸出端口的數(shù)據(jù)位寬調(diào)整的支持。默認(rèn)為1:1模式,可選8:1,4:1,2:1,1:2,1:4,1:8。
當(dāng)用戶選擇非等比輸入輸出接口位寬時(shí),如果啟用data_count端口,會(huì)分別得到wr和rd兩個(gè)端口的data_count輸出。
該特性在選擇塊(Block)RAM和分布式RAM模式下都提供支持,對(duì)RAM類型沒有要求。
FIFO_Generator IP配置與使用
打開IP
第一步,使用HqFpga v3版本軟件,創(chuàng)建或打開一個(gè)工程。
第二步,在已打開的工程中,點(diǎn)擊“IP管理”圖標(biāo)。
第三步,在IP管理器“IP Creator”--“存儲(chǔ)單元”分類或“基本單元”分類下找到FIFO_Generator IP,雙擊打開FIFO_Generator IP配置界面。
配置IP
IP配置界面的配置選項(xiàng)清晰明確。從上到下依次對(duì)FIFO類型,功能模式,端口規(guī)模參數(shù)進(jìn)行配置,最后選擇需要用到的狀態(tài)信號(hào)。針對(duì)輸入輸出數(shù)據(jù)端口變位寬的特性,IP界面會(huì)根據(jù)當(dāng)前的配置以綠字方式提供實(shí)時(shí)信息反饋,幫助用戶理解這些配置產(chǎn)生的效果。
不同的功能配置會(huì)影響輸出IP占用的FPGA邏輯資源和IP模塊的性能,建議用戶關(guān)閉不需要的功能從而獲得最佳的資源和性能表現(xiàn)。
設(shè)計(jì)資源
FIFO_Generator IP用戶文檔已隨IP發(fā)布,可通過IP界面直接獲得。
在FIFO_Generator IP界面左下角,點(diǎn)擊“用戶指南”可以直接打開FIFO_Generator IP的用戶指南(UserGuide)pdf文件。
其它相關(guān)設(shè)計(jì)資源后續(xù)會(huì)陸續(xù)通過官網(wǎng)發(fā)布,歡迎關(guān)注。有任何疑問請(qǐng)通過智多晶公眾號(hào)或FAE與我們聯(lián)系。
-
IP
+關(guān)注
關(guān)注
5文章
1767瀏覽量
151002 -
fifo
+關(guān)注
關(guān)注
3文章
397瀏覽量
44480 -
時(shí)鐘
+關(guān)注
關(guān)注
11文章
1856瀏覽量
132656 -
端口
+關(guān)注
關(guān)注
4文章
1006瀏覽量
32640
原文標(biāo)題:“芯”技術(shù)分享 | 智多晶FIFO_Generator IP介紹
文章出處:【微信號(hào):智多晶,微信公眾號(hào):智多晶】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
Efinity FIFO IP仿真問題 -v1

智多晶XSTC_8B10B IP介紹

為什么為spartan6生成fifo ip_core時(shí)會(huì)出現(xiàn)警告?
國(guó)產(chǎn)智多晶FPGA介紹及應(yīng)用
來(lái)自FIFO的嚴(yán)重警告怎么解決?
【正點(diǎn)原子FPGA連載】第十三章IP核之FIFO實(shí)驗(yàn)-領(lǐng)航者ZYNQ之FPGA開發(fā)指南
Gowin先進(jìn)先出隊(duì)列(FIFO)用戶指南
如何將IP模塊整合到System Generator for DSP中
利用XILINX提供的FIFO IP進(jìn)行讀寫測(cè)試

講解幾點(diǎn)關(guān)于FIFO IP核使用時(shí)的注意事項(xiàng)

XILINX FPGA IP之FIFO Generator

XILINX FPGA IP之FIFO Generator例化仿真

FIFO Generator的Xilinx官方手冊(cè)

智多晶LPC_Controller IP介紹

評(píng)論