一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

智多晶FIFO_Generator IP介紹

智多晶 ? 來(lái)源:智多晶 ? 2025-04-25 17:24 ? 次閱讀

智多晶FIFO_Generatorv2.0 IP

FIFO_Generator是智多晶設(shè)計(jì)的一款通用型FIFO IP。當(dāng)前發(fā)布的FIFO_Generator IP是2.0版本,相比之前的1.1版本主要新增了非等比輸入輸出數(shù)據(jù)位寬支持和異步FIFO跨時(shí)鐘級(jí)數(shù)配置功能。

FIFO_Generator IP特性

支持同步/異步選擇

支持RAM類型選擇:自動(dòng)、塊(BLOCK)RAM、分布式RAM

端口支持普通/預(yù)讀模式:普通讀模式 、預(yù)讀模式(First Word Fall Through)

支持跨時(shí)鐘域級(jí)數(shù)配置

支持輸入輸出數(shù)據(jù)位寬比例可變

數(shù)據(jù)保護(hù),確保不會(huì)出現(xiàn)寫超和讀超的情況

支持data_count輸出(可配置)

支持prog_full, prog_empty端口(可配置)

支持almost_full, almost_empty端口(可配置)

RAM類型選擇

FIFO_Generator IP支持用戶選擇FIFO內(nèi)RAM的資源類型,可選“塊(Block)RAM”和“分布式RAM”。默認(rèn)為“自動(dòng)”,軟件根據(jù)用戶輸入的FIFO數(shù)據(jù)位寬和深度,自動(dòng)選擇合適的資源來(lái)實(shí)現(xiàn)。

分布式RAM使用LUT資源,塊(Block)RAM使用塊RAM(EBR)資源。一般建議小尺寸FIFO使用分布式RAM,大尺寸的FIFO使用塊(Block)RAM。合理選擇使用的存儲(chǔ)資源類型可以獲得很好的性能和資源占用。

讀數(shù)據(jù)模式選擇

FIFO_Generator IP支持2種FIFO讀模式,“普通讀模式”和“預(yù)讀(FWFT)模式”。

普通讀模式,數(shù)據(jù)在進(jìn)行有效讀信號(hào)(rd_en & !empty)以后立即更新。在沒進(jìn)行讀操作之前,端口上的數(shù)據(jù)無(wú)效,或保持上一次讀出的數(shù)據(jù)。

eb64d586-20aa-11f0-9310-92fbcf53809c.png

FIFO普通讀模式時(shí)序圖

預(yù)讀模式,數(shù)據(jù)在FIFO內(nèi)會(huì)自動(dòng)搬運(yùn)到端口上并以rd_valid信號(hào)作為端口數(shù)據(jù)可用且未過期的標(biāo)志。預(yù)讀模式下,以rd_valid和rd_en信號(hào)同時(shí)為1的作為讀取條件,因此工作在預(yù)讀模式的FIFO和AXI/AHB/APB總線的握手反壓操作兼容性非常好。

eb9a89a6-20aa-11f0-9310-92fbcf53809c.png

智多晶FWFT FIFO適配AXI-Stream接口的典型連接

ebb52ea0-20aa-11f0-9310-92fbcf53809c.png

AXI-Stream握手反壓式操作時(shí)序圖

輸入輸出數(shù)據(jù)位寬比例變化

2.0版本的FIFO generator IP新增對(duì)輸入輸出端口的數(shù)據(jù)位寬調(diào)整的支持。默認(rèn)為1:1模式,可選8:1,4:1,2:1,1:2,1:4,1:8。

當(dāng)用戶選擇非等比輸入輸出接口位寬時(shí),如果啟用data_count端口,會(huì)分別得到wr和rd兩個(gè)端口的data_count輸出。

該特性在選擇塊(Block)RAM和分布式RAM模式下都提供支持,對(duì)RAM類型沒有要求。

FIFO_Generator IP配置與使用

打開IP

第一步,使用HqFpga v3版本軟件,創(chuàng)建或打開一個(gè)工程。

ebcbc34a-20aa-11f0-9310-92fbcf53809c.png

第二步,在已打開的工程中,點(diǎn)擊“IP管理”圖標(biāo)。

ebe70902-20aa-11f0-9310-92fbcf53809c.png

第三步,在IP管理器“IP Creator”--“存儲(chǔ)單元”分類或“基本單元”分類下找到FIFO_Generator IP,雙擊打開FIFO_Generator IP配置界面。

ec06c29c-20aa-11f0-9310-92fbcf53809c.png

配置IP

ec24dcc8-20aa-11f0-9310-92fbcf53809c.png

IP配置界面的配置選項(xiàng)清晰明確。從上到下依次對(duì)FIFO類型,功能模式,端口規(guī)模參數(shù)進(jìn)行配置,最后選擇需要用到的狀態(tài)信號(hào)。針對(duì)輸入輸出數(shù)據(jù)端口變位寬的特性,IP界面會(huì)根據(jù)當(dāng)前的配置以綠字方式提供實(shí)時(shí)信息反饋,幫助用戶理解這些配置產(chǎn)生的效果。

不同的功能配置會(huì)影響輸出IP占用的FPGA邏輯資源和IP模塊的性能,建議用戶關(guān)閉不需要的功能從而獲得最佳的資源和性能表現(xiàn)。

設(shè)計(jì)資源

FIFO_Generator IP用戶文檔已隨IP發(fā)布,可通過IP界面直接獲得。

在FIFO_Generator IP界面左下角,點(diǎn)擊“用戶指南”可以直接打開FIFO_Generator IP的用戶指南(UserGuide)pdf文件。

ec45e670-20aa-11f0-9310-92fbcf53809c.png

其它相關(guān)設(shè)計(jì)資源后續(xù)會(huì)陸續(xù)通過官網(wǎng)發(fā)布,歡迎關(guān)注。有任何疑問請(qǐng)通過智多晶公眾號(hào)或FAE與我們聯(lián)系。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • IP
    IP
    +關(guān)注

    關(guān)注

    5

    文章

    1767

    瀏覽量

    151002
  • fifo
    +關(guān)注

    關(guān)注

    3

    文章

    397

    瀏覽量

    44480
  • 時(shí)鐘
    +關(guān)注

    關(guān)注

    11

    文章

    1856

    瀏覽量

    132656
  • 端口
    +關(guān)注

    關(guān)注

    4

    文章

    1006

    瀏覽量

    32640

原文標(biāo)題:“芯”技術(shù)分享 | 智多晶FIFO_Generator IP介紹

文章出處:【微信號(hào):智多晶,微信公眾號(hào):智多晶】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    Efinity FIFO IP仿真問題 -v1

    Efinity目前不支持聯(lián)合仿真,只能通過調(diào)用源文件仿真。 我們生成一個(gè)fifo IP命名為fifo_sim 在Deliverables中保留Testbench的選項(xiàng)。 在IP的生成目
    的頭像 發(fā)表于 10-21 11:41 ?1383次閱讀
    Efinity <b class='flag-5'>FIFO</b> <b class='flag-5'>IP</b>仿真問題 -v1

    多晶XSTC_8B10B IP介紹

    XSTC_8B10B IP(XSTC:XiST Transmission Channel)是智多晶開發(fā)的一個(gè)靈活的,輕量級(jí)的高速串行通信的IP。IP在具備SerDes(單通道或多通道)
    的頭像 發(fā)表于 04-03 16:30 ?504次閱讀
    智<b class='flag-5'>多晶</b>XSTC_8B10B <b class='flag-5'>IP</b><b class='flag-5'>介紹</b>

    為什么為spartan6生成fifo ip_core時(shí)會(huì)出現(xiàn)警告?

    嗨,我是這個(gè)論壇的新人。我有一點(diǎn)關(guān)于fifo_generator_v9_2的問題,當(dāng)我嘗試為spartan6生成一個(gè)fifo ip_core時(shí),控制臺(tái)上會(huì)出現(xiàn)以下警告:警告:sim - 組件
    發(fā)表于 11-11 16:28

    國(guó)產(chǎn)智多晶FPGA介紹及應(yīng)用

    Synchronous DRAM(SDRAM)嵌入式高速雙接口存儲(chǔ)器(dual port SRAM/FIFO Block )(真雙端/偽雙端)內(nèi)置多個(gè)18×18/9×9可串行乘法器以及算術(shù)邏輯單元
    發(fā)表于 06-03 09:32

    來(lái)自FIFO的嚴(yán)重警告怎么解決?

    -scoped_to_current_instance wr_clk]'的時(shí)鐘。 [“/sources_1/bd/design_1/ip/design_1_fifo_generator
    發(fā)表于 08-13 09:29

    【正點(diǎn)原子FPGA連載】第十三章IP核之FIFO實(shí)驗(yàn)-領(lǐng)航者ZYNQ之FPGA開發(fā)指南

    圖所示。圖 13.4.12 “fifo_generator _0_synth_1”run在其Out-of-Context綜合的過程中,我們就可以進(jìn)行RTL編碼了。首先打開IP核的例化模板,在
    發(fā)表于 09-23 17:27

    Gowin先進(jìn)先出隊(duì)列(FIFO)用戶指南

    本次發(fā)布 FIFO/FIFO_SC 支持 IP Core Generator 編譯生成FIFO/FIFO
    發(fā)表于 10-09 06:51

    如何將IP模塊整合到System Generator for DSP中

    了解如何將Vivado HLS設(shè)計(jì)作為IP模塊整合到System Generator for DSP中。 了解如何將Vivado HLS設(shè)計(jì)保存為IP模塊,并了解如何將此IP輕松整合
    的頭像 發(fā)表于 11-20 05:55 ?3391次閱讀

    利用XILINX提供的FIFO IP進(jìn)行讀寫測(cè)試

    FIFO是FPGA應(yīng)用當(dāng)中非常重要的模塊,廣泛用于數(shù)據(jù)的緩存,跨時(shí)鐘域數(shù)據(jù)處理等。學(xué)好FIFO是FPGA的關(guān)鍵,靈活運(yùn)用好FIFO是一個(gè)FPGA工程師必備的技能。本章主要介紹利用XIL
    的頭像 發(fā)表于 02-08 17:08 ?3554次閱讀
    利用XILINX提供的<b class='flag-5'>FIFO</b> <b class='flag-5'>IP</b>進(jìn)行讀寫測(cè)試

    講解幾點(diǎn)關(guān)于FIFO IP核使用時(shí)的注意事項(xiàng)

    FIFO?還是FIFO IP核?這也需要寫總結(jié)嗎?太容易了吧。如果我是一個(gè)正在處于面試找工作中的年輕人,肯定關(guān)注的是如何手撕FIFO,這也是當(dāng)時(shí)校招時(shí)候干過的事情。
    發(fā)表于 06-21 14:22 ?1866次閱讀
    講解幾點(diǎn)關(guān)于<b class='flag-5'>FIFO</b> <b class='flag-5'>IP</b>核使用時(shí)的注意事項(xiàng)

    如何在Vivado中配置FIFO IP

    Vivado IP核提供了強(qiáng)大的FIFO生成器,可以通過圖形化配置快速生成FIFO IP核。
    的頭像 發(fā)表于 08-07 15:36 ?5220次閱讀
    如何在Vivado中配置<b class='flag-5'>FIFO</b> <b class='flag-5'>IP</b>核

    XILINX FPGA IPFIFO Generator

    在數(shù)字設(shè)計(jì)中,fifo是數(shù)據(jù)操作任務(wù)所需的普遍結(jié)構(gòu),如跨時(shí)鐘域、低延遲內(nèi)存緩沖和總線寬度轉(zhuǎn)換。
    的頭像 發(fā)表于 09-07 18:31 ?1663次閱讀
    XILINX FPGA <b class='flag-5'>IP</b>之<b class='flag-5'>FIFO</b> <b class='flag-5'>Generator</b>

    XILINX FPGA IPFIFO Generator例化仿真

    上文XILINX FPGA IPFIFO對(duì)XILINX FIFO Generator IP的特性和內(nèi)部處理流程進(jìn)行了簡(jiǎn)要的說明,本文通過實(shí)
    的頭像 發(fā)表于 09-07 18:31 ?2445次閱讀
    XILINX FPGA <b class='flag-5'>IP</b>之<b class='flag-5'>FIFO</b> <b class='flag-5'>Generator</b>例化仿真

    FIFO Generator的Xilinx官方手冊(cè)

    FIFO作為FPGA崗位求職過程中最常被問到的基礎(chǔ)知識(shí)點(diǎn),也是項(xiàng)目中最常被使用到的IP,其意義是非常重要的。本文基于對(duì)FIFO Generator的Xilinx官方手冊(cè)的閱讀與總結(jié),匯
    的頭像 發(fā)表于 11-12 10:46 ?1359次閱讀
    <b class='flag-5'>FIFO</b> <b class='flag-5'>Generator</b>的Xilinx官方手冊(cè)

    多晶LPC_Controller IP介紹

    在FPGA設(shè)計(jì)領(lǐng)域,西安智多晶微電子有限公司推出的LPC_Controller IP正逐漸嶄露頭角,為工程師們提供了強(qiáng)大的工具,助力他們?cè)跀?shù)據(jù)傳輸領(lǐng)域大展身手。今天,就讓我們一同揭開LPC_Controller IP的神秘面紗,
    的頭像 發(fā)表于 04-18 11:52 ?209次閱讀
    智<b class='flag-5'>多晶</b>LPC_Controller <b class='flag-5'>IP</b><b class='flag-5'>介紹</b>