凱文凱利曾道：市場(chǎng)苛求效率的壓力，如此冷酷，如此無(wú)情，致使它必然將各種人造系統(tǒng)推向最優(yōu)化這單一的方向。這句話(huà)可以在半導(dǎo)體行業(yè)獲得應(yīng)驗(yàn)，從1965年摩爾定律提出到現(xiàn)在已有五十余年，若干年前就有人聲稱(chēng)摩爾定律行將就木，然而直到微縮技術(shù)已經(jīng)接近物理極限的今天，仍不能下結(jié)論說(shuō)摩爾定律已死。

海思平臺(tái)與關(guān)鍵技術(shù)開(kāi)發(fā)部部長(zhǎng)夏禹

市場(chǎng)推動(dòng)摩爾定律向前發(fā)展

“在這么強(qiáng)大的市場(chǎng)支撐下，整個(gè)信息產(chǎn)業(yè)的資源與資本都會(huì)聚焦在一起，合力推動(dòng)摩爾定律進(jìn)一步發(fā)展，”在2018年Cadence用戶(hù)大會(huì)（CDNLive 2018）上，華為海思平臺(tái)與關(guān)鍵技術(shù)開(kāi)發(fā)部部長(zhǎng)夏禹就表示，全球?qū)Υ髱捙c大算力的要求節(jié)節(jié)攀升，對(duì)信息系統(tǒng)中的硬件平臺(tái)而言，只有延續(xù)摩爾定律，不斷提高集成度、增加功能、提升性能，才能滿(mǎn)足市場(chǎng)發(fā)展提出的新需求。

夏禹舉了幾個(gè)例子來(lái)做說(shuō)明。在終端設(shè)備側(cè)，以智能手機(jī)為代表的高性能移動(dòng)設(shè)備用芯片仍然緊跟摩爾定律腳步，從40納米被戲稱(chēng)為“暖寶寶”的K3V2，到10納米的麒麟970，海思手機(jī)處理器發(fā)展歷史證明了跟隨摩爾定律腳步的重要性。

在數(shù)據(jù)流量與帶寬方面，根據(jù)華為海思的預(yù)估，固定網(wǎng)數(shù)據(jù)流量每年將保持23%的增長(zhǎng)，5年后數(shù)據(jù)流量需求將達(dá)到現(xiàn)在3倍左右；在移動(dòng)網(wǎng)方面，將保持46%的增長(zhǎng)率，5年后數(shù)據(jù)流量將是現(xiàn)在的7倍；而在數(shù)據(jù)中心側(cè)，增長(zhǎng)速度更是驚人，每年翻倍，5年后數(shù)據(jù)流量將是現(xiàn)在的16倍。要實(shí)現(xiàn)這樣大的數(shù)據(jù)吞吐量，自然離不開(kāi)高性能芯片，夏禹表示，海思在網(wǎng)絡(luò)側(cè)單顆芯片集成度已經(jīng)達(dá)到單芯片500億顆晶體管。

除了大容量、高集成度，接口帶寬與速率也在摩爾定律推動(dòng)下不斷改進(jìn)，“數(shù)據(jù)吞吐率從28Gbps，到今年的56Gbps，未來(lái)可實(shí)現(xiàn)112Gbps，甚至有可能達(dá)到200Gbps。吞吐率的增加就是為讓傳輸速率足夠快，包括模擬帶寬也在增加，從18GHz到35GHz，有可能超越傳輸線(xiàn)互連的極限，帶寬大于50GHz。”

之所以總有“摩爾定律已死”的聲音，原因之一就是隨著接近物理極限，每一代工藝節(jié)點(diǎn)演進(jìn)都要付出極大的代價(jià)，但工業(yè)界一直能找到方法為摩爾定律續(xù)命。在器件級(jí)，新材料與新結(jié)構(gòu)引入突破了傳統(tǒng)工藝限制；在互連上，傳統(tǒng)一直用銅線(xiàn)，但到5納米工藝后也將引入新材料，夏禹認(rèn)為碳納米管和石墨烯引入的機(jī)會(huì)很大；在制造設(shè)備端，供應(yīng)商也不斷引入多重曝光等技術(shù)來(lái)實(shí)現(xiàn)更小的加工尺寸。

夏禹還指出，F(xiàn)inFET工藝（28納米及以下）出現(xiàn)以來(lái)，工藝節(jié)點(diǎn)已經(jīng)不是根據(jù)真正的線(xiàn)寬來(lái)命名，柵極間距還在78至40納米級(jí)別，5納米工藝節(jié)點(diǎn)金屬間距仍有32納米，“現(xiàn)在的技術(shù)發(fā)展還沒(méi)有到極限?！?/p>

模擬設(shè)計(jì)工具沒(méi)有跟上摩爾定律發(fā)展

先進(jìn)工藝發(fā)展給設(shè)計(jì)帶來(lái)更多挑戰(zhàn)。每一代工藝向前演進(jìn)，都會(huì)帶來(lái)更多的寄生效應(yīng)，器件模型日趨復(fù)雜，而互連線(xiàn)寄生效應(yīng)影響比重越來(lái)越大，如何控制互連寄生參數(shù)成為性能設(shè)計(jì)中的重要課題。但夏禹認(rèn)為，晶體管與互連線(xiàn)模型復(fù)雜化只是增加了工作量，并非不能解決，工藝演進(jìn)最大的攔路虎是功耗密度，類(lèi)似的設(shè)計(jì)“如果16納米芯片功耗密度為1，那么到5納米功耗密度就可能是10，芯片如何散熱，整個(gè)系統(tǒng)如何散熱，都將是半導(dǎo)體行業(yè)未來(lái)面臨的巨大挑戰(zhàn)。”

雖然晶體管尺寸隨著工藝演進(jìn)在變小，但同一應(yīng)用的芯片在采用新工藝時(shí)不一定會(huì)減小面積，通常反而會(huì)增大面積，因?yàn)樾枰尤敫喙δ?。夏禹展示的一張圖表顯示，同一應(yīng)用，7納米芯片面積通常是28納米的1.5倍，而集成功能模塊是28納米的6.25倍，存儲(chǔ)容量是28納米的5倍，仿真運(yùn)行時(shí)間也是28納米的5倍。

這就給EDA工具帶來(lái)極大挑戰(zhàn)?！拔覍?duì)軟件有一個(gè)要求，從綜合到時(shí)序分析，整個(gè)流程一個(gè)星期必須跑完，”夏禹強(qiáng)調(diào)，EDA技術(shù)與算力也要跟隨摩爾定律一起發(fā)展，“每天8小時(shí)，需要跑完一個(gè)任務(wù)，不能有延遲，讓工程師等待是很浪費(fèi)的一件事。”

相對(duì)而言，模擬設(shè)計(jì)工具改進(jìn)的空間更大?！拔覀€(gè)人認(rèn)為，相對(duì)數(shù)字類(lèi)工具，模擬技術(shù)在仿真測(cè)試上是落后的，”從夏禹提供的一張后仿真驗(yàn)證圖可以看出，7納米工藝后仿真時(shí)間是40納米工藝的40至50倍，“在模擬電路仿真驗(yàn)證加速上有巨大的市場(chǎng)需求，這是產(chǎn)業(yè)界普遍面臨的一個(gè)大挑戰(zhàn)，急需EDA、IT硬件與硬件仿真器技術(shù)大發(fā)展來(lái)加速模擬設(shè)計(jì)?！?/p>

芯片模擬部分測(cè)試時(shí)間也是也是極大的開(kāi)銷(xiāo)，以海思一顆網(wǎng)絡(luò)芯片為例，在7納米，模擬部分測(cè)試時(shí)間約占整體測(cè)試時(shí)間的90%，但該芯片模擬部分與數(shù)字部分面積占比大約為1比10000，也就是說(shuō)，一整顆芯片90%的測(cè)試時(shí)間被花在只有萬(wàn)分一的模擬電路上，“模擬電路的DFT（可測(cè)試設(shè)計(jì)）沒(méi)有跟上整個(gè)行業(yè)的發(fā)展訴求，在大規(guī)模集成電路中，模擬與數(shù)字測(cè)試時(shí)間大概差百倍以上，從另一個(gè)角度來(lái)看，在模擬電路DFT上存在巨大的市場(chǎng)機(jī)會(huì)?！?/p>

Cadence首席執(zhí)行官陳立武在接受TechSugar采訪時(shí)表示，Cadence幾年前注意到這個(gè)現(xiàn)實(shí)，已經(jīng)在加強(qiáng)模擬設(shè)計(jì)工具的投入，最近推出的五款產(chǎn)品中，有四款是模擬工具。而Cadence新任總裁Anirudh Devgan就以模擬仿真工具開(kāi)發(fā)而聞名于世，Anirudh將負(fù)責(zé)Cadence所有的研發(fā)項(xiàng)目，這將加速Cadence在模擬工具上的進(jìn)展。

系統(tǒng)化解決思路

將工藝尺寸微縮的方向終究有走到盡頭的一天，按照這一方向走，最終我們也許會(huì)需要一顆集成5000億顆晶體管、主頻4GHz以上、功耗超過(guò)600瓦的超級(jí)芯片，這樣的芯片顯然難以量產(chǎn)。除了單顆硅芯片的摩爾定律，采用系統(tǒng)化思維，拓展集成空間成為半導(dǎo)體行業(yè)發(fā)展的另一個(gè)熱點(diǎn)方向，即所謂的超越摩爾定律（More than Moore）。

立體封裝、異構(gòu)集成是實(shí)現(xiàn)超越摩爾定律的一個(gè)主要方法，如今在服務(wù)器芯片等高性能處理器上應(yīng)用已經(jīng)很普遍。異構(gòu)集成將邏輯電路與存儲(chǔ)器集成在一起，可以實(shí)現(xiàn)大帶寬，“AI芯片有時(shí)候像一個(gè)大頭娃娃，東西出不去，數(shù)據(jù)進(jìn)不來(lái)，采用這種封裝方法可以解決‘大頭娃娃’問(wèn)題。”

除了封裝，還需要考慮PCB，整個(gè)系統(tǒng)在實(shí)現(xiàn)時(shí)，需要從供電、高速互連、可靠性、熱和應(yīng)力等方面做通盤(pán)考慮。海思提倡集成物理設(shè)計(jì)，Cadence有系統(tǒng)設(shè)計(jì)實(shí)現(xiàn)（SDE），都是以系統(tǒng)思維對(duì)整個(gè)工程開(kāi)發(fā)流程做整合，“在海思內(nèi)部，封裝和板子的問(wèn)題非常多，而芯片因?yàn)椴捎媒Y(jié)構(gòu)性良好的多晶硅，一致性更好，反而問(wèn)題比較少。但在系統(tǒng)中，更多的是在不同物理層面的連接，要實(shí)現(xiàn)更安全可靠的連接，除了現(xiàn)在IC設(shè)計(jì)行業(yè)能看到的集成設(shè)計(jì)流程，我們還希望看到整個(gè)系統(tǒng)端到端工程集成的設(shè)計(jì)驗(yàn)證流程，從概念到實(shí)現(xiàn)全部覆蓋，這是現(xiàn)在產(chǎn)業(yè)界比較欠缺的?！?/p>

不管是摩爾定律，還是超越摩爾定律，所有在半導(dǎo)體領(lǐng)域的研究與創(chuàng)新，最終目的就是推動(dòng)每一代工藝在性能、功耗、面積上有收益，如夏禹所說(shuō)，這三個(gè)方向的復(fù)合收益是巨大的產(chǎn)業(yè)推動(dòng)力。摩爾定律不僅是“抵抗通貨膨脹的有效手段”，也是連接世界讓更多人參與到信息社會(huì)中的根本力量。