一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

兩張圖看懂Intel3D邏輯芯片封裝技術(shù)

半導(dǎo)體動(dòng)態(tài) ? 來(lái)源:工程師吳畏 ? 作者:全球半導(dǎo)體觀察 ? 2018-12-14 16:03 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

在近日舉行的英特爾“架構(gòu)日”活動(dòng)中,英特爾不僅展示了基于10納米的PC、數(shù)據(jù)中心和網(wǎng)絡(luò)系統(tǒng),支持人工智能和加密加速功能的下一代“Sunny Cove”架構(gòu),還推出了業(yè)界首創(chuàng)的3D邏輯芯片封裝技術(shù)——Foveros。這一全新的3D封裝技術(shù)首次引入了3D堆疊的優(yōu)勢(shì),可實(shí)現(xiàn)在邏輯芯片上堆疊邏輯芯片。

以下兩張圖,是對(duì)這一突破性發(fā)明的詳細(xì)介紹,第一張圖展示了Foveros如何與英特爾?嵌入式多芯片互連橋接(EMIB)2D封裝技術(shù)相結(jié)合,將不同類型的小芯片IP靈活組合在一起,第二張圖則分別從俯視和側(cè)視的角度透視了“Foveros” 3D封裝技術(shù)。

據(jù)悉,英特爾預(yù)計(jì)將從2019年下半年開始推出一系列采用Foveros技術(shù)的產(chǎn)品。首款Foveros產(chǎn)品將整合高性能10nm計(jì)算堆疊“芯片組合”和低功耗22FFL基礎(chǔ)晶片。它將在小巧的產(chǎn)品形態(tài)中實(shí)現(xiàn)世界一流的性能與功耗效率。

繼2018年英特爾推出突破性的嵌入式多芯片互連橋接(EMIB)2D封裝技術(shù)之后, Foveros將成為下一個(gè)技術(shù)飛躍。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 芯片
    +關(guān)注

    關(guān)注

    460

    文章

    52529

    瀏覽量

    441353
  • 封裝
    +關(guān)注

    關(guān)注

    128

    文章

    8694

    瀏覽量

    145563
  • intel
    +關(guān)注

    關(guān)注

    19

    文章

    3496

    瀏覽量

    188521
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    一文詳解多芯片封裝技術(shù)

    芯片封裝在現(xiàn)代半導(dǎo)體領(lǐng)域至關(guān)重要,主要分為平面多芯片封裝和多芯片堆疊封裝。多
    的頭像 發(fā)表于 05-14 10:39 ?734次閱讀
    一文詳解多<b class='flag-5'>芯片</b><b class='flag-5'>封裝</b><b class='flag-5'>技術(shù)</b>

    如何看懂電路——超級(jí)完整版

    單元之間的邏輯關(guān)系和整機(jī)的邏輯功能的。為了和模擬電路的電路區(qū)別開來(lái),就把這種叫做邏輯電路圖,簡(jiǎn)稱邏輯
    發(fā)表于 04-01 15:19

    3D封裝與系統(tǒng)級(jí)封裝的背景體系解析介紹

    的核心技術(shù),正在重塑電子系統(tǒng)的集成范式。3D封裝通過(guò)垂直堆疊實(shí)現(xiàn)超高的空間利用率,而SiP則專注于多功能異質(zhì)集成,者共同推動(dòng)著高性能計(jì)算、人工智能和物聯(lián)網(wǎng)等領(lǐng)域的
    的頭像 發(fā)表于 03-22 09:42 ?935次閱讀
    <b class='flag-5'>3D</b><b class='flag-5'>封裝</b>與系統(tǒng)級(jí)<b class='flag-5'>封裝</b>的背景體系解析介紹

    使用MSVC編譯器重新生成了DLP_SDK,執(zhí)行Prepare DLP LightCrafter 4500時(shí),生成的兩張格雷碼編碼圖片有問(wèn)題,為什么?

    最近完成使用MSVC編譯器重新生成了DLP_SDK,并且將TIDA-00254項(xiàng)目也在msvc編譯器下重新生成成功,但是在執(zhí)行Prepare DLP LightCrafter 4500時(shí),生成的兩張格雷碼編碼圖片有問(wèn)題,如附件,請(qǐng)問(wèn),這種情況是怎么回事?
    發(fā)表于 02-28 06:37

    先進(jìn)封裝技術(shù):3.5D封裝、AMD、AI訓(xùn)練降本

    受限,而芯片級(jí)架構(gòu)通過(guò)將SoC分解為多個(gè)小芯片(chiplets),利用先進(jìn)封裝技術(shù)實(shí)現(xiàn)高性能和低成本。 芯片級(jí)架構(gòu)通過(guò)將傳統(tǒng)單片系統(tǒng)
    的頭像 發(fā)表于 02-14 16:42 ?789次閱讀
    先進(jìn)<b class='flag-5'>封裝</b><b class='flag-5'>技術(shù)</b>:3.5<b class='flag-5'>D</b><b class='flag-5'>封裝</b>、AMD、AI訓(xùn)練降本

    高密度3-D封裝技術(shù)全解析

    隨著半導(dǎo)體技術(shù)的飛速發(fā)展,芯片集成度和性能要求日益提升。傳統(tǒng)的二維封裝技術(shù)已經(jīng)難以滿足現(xiàn)代電子產(chǎn)品的需求,因此,高密度3-D
    的頭像 發(fā)表于 02-13 11:34 ?849次閱讀
    高密度<b class='flag-5'>3-D</b><b class='flag-5'>封裝</b><b class='flag-5'>技術(shù)</b>全解析

    芯片3D堆疊封裝:開啟高性能封裝新時(shí)代!

    在半導(dǎo)體行業(yè)的快速發(fā)展歷程中,芯片封裝技術(shù)始終扮演著至關(guān)重要的角色。隨著集成電路設(shè)計(jì)復(fù)雜度的不斷提升和終端應(yīng)用對(duì)性能、功耗、尺寸等多方面要求的日益嚴(yán)苛,傳統(tǒng)的2D
    的頭像 發(fā)表于 02-11 10:53 ?1571次閱讀
    <b class='flag-5'>芯片</b><b class='flag-5'>3D</b>堆疊<b class='flag-5'>封裝</b>:開啟高性能<b class='flag-5'>封裝</b>新時(shí)代!

    2.5D3D封裝技術(shù)介紹

    整合更多功能和提高性能是推動(dòng)先進(jìn)封裝技術(shù)的驅(qū)動(dòng),如2.5D3D封裝。 2.5D/
    的頭像 發(fā)表于 01-14 10:41 ?1602次閱讀
    2.5<b class='flag-5'>D</b>和<b class='flag-5'>3D</b><b class='flag-5'>封裝</b><b class='flag-5'>技術(shù)</b>介紹

    技術(shù)前沿:半導(dǎo)體先進(jìn)封裝從2D3D的關(guān)鍵

    技術(shù)前沿:半導(dǎo)體先進(jìn)封裝從2D3D的關(guān)鍵 半導(dǎo)體分類 集成電路封測(cè)技術(shù)水平及特點(diǎn)?? ? 1. 發(fā)展概述 ·自20世紀(jì)90年代以來(lái),集成電
    的頭像 發(fā)表于 01-07 09:08 ?1696次閱讀
    <b class='flag-5'>技術(shù)</b>前沿:半導(dǎo)體先進(jìn)<b class='flag-5'>封裝</b>從2<b class='flag-5'>D</b>到<b class='flag-5'>3D</b>的關(guān)鍵

    最全對(duì)比!2.5D vs 3D封裝技術(shù)

    2.5D封裝技術(shù)是一種先進(jìn)的異構(gòu)芯片封裝技術(shù),它巧妙地利用中介層(Interposer)作為多個(gè)
    的頭像 發(fā)表于 12-25 18:34 ?4681次閱讀

    技術(shù)資訊 | 2.5D3D 封裝

    本文要點(diǎn)在提升電子設(shè)備性能方面,2.5D3D半導(dǎo)體封裝技術(shù)至關(guān)重要。這種解決方案都在不同程度提高了性能、減小了尺寸并提高了能效。2.5
    的頭像 發(fā)表于 12-07 01:05 ?1321次閱讀
    <b class='flag-5'>技術(shù)</b>資訊 | 2.5<b class='flag-5'>D</b> 與 <b class='flag-5'>3D</b> <b class='flag-5'>封裝</b>

    一文理解2.5D3D封裝技術(shù)

    隨著半導(dǎo)體行業(yè)的快速發(fā)展,先進(jìn)封裝技術(shù)成為了提升芯片性能和功能密度的關(guān)鍵。近年來(lái),作為2.5D3D封裝
    的頭像 發(fā)表于 11-11 11:21 ?3546次閱讀
    一文理解2.5<b class='flag-5'>D</b>和<b class='flag-5'>3D</b><b class='flag-5'>封裝</b><b class='flag-5'>技術(shù)</b>

    混合鍵合技術(shù):開啟3D芯片封裝新篇章

    Bonding)技術(shù)應(yīng)運(yùn)而生,并迅速成為3D芯片封裝領(lǐng)域的核心驅(qū)動(dòng)力。本文將深入探討混合鍵合技術(shù)3D
    的頭像 發(fā)表于 08-26 10:41 ?1663次閱讀
    混合鍵合<b class='flag-5'>技術(shù)</b>:開啟<b class='flag-5'>3D</b><b class='flag-5'>芯片</b><b class='flag-5'>封裝</b>新篇章

    探秘2.5D3D封裝技術(shù):未來(lái)電子系統(tǒng)的新篇章

    2.5D封裝技術(shù)指的是將多個(gè)異構(gòu)的芯片,比如邏輯芯片、存儲(chǔ)
    的頭像 發(fā)表于 07-30 10:54 ?1236次閱讀

    3D封裝熱設(shè)計(jì):挑戰(zhàn)與機(jī)遇并存

    隨著半導(dǎo)體技術(shù)的不斷發(fā)展,芯片封裝技術(shù)也在持續(xù)進(jìn)步。目前,2D封裝
    的頭像 發(fā)表于 07-25 09:46 ?2112次閱讀
    <b class='flag-5'>3D</b><b class='flag-5'>封裝</b>熱設(shè)計(jì):挑戰(zhàn)與機(jī)遇并存