自定義sobel濾波IP核，IP接口遵守AXI Stream協(xié)議
在邊緣檢測中，常用的一種模板是Sobel 算子。Sobel 算子有兩個，一個是檢測水平邊緣的 ；另一個是檢測垂直邊緣的 。與Prewitt算子相比，Sobel算子對于像素的位置的影響做了加權(quán)，可以降低邊緣模糊程度，因此效果更好。
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
協(xié)議
+關(guān)注
關(guān)注
2文章
614瀏覽量
39995 -
IP
+關(guān)注
關(guān)注
5文章
1798瀏覽量
152320
發(fā)布評論請先 登錄
相關(guān)推薦
熱點推薦
PYNQ設(shè)計案例：基于HDL語言+Vivado的自定義IP核創(chuàng)建
作者：Mculover666 1.實驗?zāi)康?用HDL語言+Vivado創(chuàng)建一個掛載在AXI總線上的自定義IP核 2.實驗步驟 2.1.創(chuàng)建一個新的項目 ? ? 2.2.調(diào)用Create
一文詳解Video In to AXI4-Stream IP核
Video In to AXI4-Stream IP核用于將視頻源(帶有同步信號的時鐘并行視頻數(shù)據(jù)，即同步sync或消隱blank信號或者而后者皆有)轉(zhuǎn)換成AXI4-Stream
【Z-turn Board試用體驗】+ 【第六貼】：為ZYNQ的SOC添加自定義IP實現(xiàn)嵌入式系統(tǒng)
LED_IP、IIC_IP1.2搭建基本硬核、AXI接口、GPIO外設(shè)1.3自定義IP：File
發(fā)表于 06-11 23:52
zynq的PS如何向一個基于AXI4-FULL協(xié)議的自定義IP批量傳輸數(shù)據(jù)？
zynq的PS如何向一個基于AXI4-FULL協(xié)議的自定義IP批量傳輸數(shù)據(jù)？
發(fā)表于 02-22 12:05
ZYNQ & AXI總線 & PS與PL內(nèi)部通信(用戶自定義IP)
（1個）：是ARM多核架構(gòu)下定義的一種接口，中文翻譯為加速器一致性端口，用來管理DMA之類的不帶緩存的AXI外設(shè)，PS端是Slave接口。我們可以雙擊查看ZYNQ的
發(fā)表于 01-08 15:44
PCIE項目中AXI4 IP核例化詳解
的fifo接口)，用戶只要操作fifo接口，無需關(guān)心PCIE的內(nèi)部驅(qū)動。為了便于讀者更加明白，可以深入了解PCIE，我們將會制作一個PCIE的連載系列。今天，首先說一下自定義AXI4的
發(fā)表于 12-13 17:10
ZYNQ自定義AXI總線IP應(yīng)用 ——PWM實現(xiàn)呼吸燈效果
ZYNQ自定義AXI總線IP應(yīng)用——PWM實現(xiàn)呼吸燈效果一、前言 在實時性要求較高的場合中，CPU軟件執(zhí)行的方式顯然不能滿足需求，這時需要硬件邏輯實現(xiàn)部分功能。要想使自定義
發(fā)表于 04-23 11:16
【正點原子FPGA連載】第六章自定義IP核-呼吸燈實驗-領(lǐng)航者ZYNQ之linux開發(fā)指南
Vivado軟件中，通過創(chuàng)建和封裝IP向?qū)У姆绞絹?b class='flag-5'>自定義IP核，支持將當(dāng)前工程、工程中的模塊或者指定文件目錄封裝成IP
發(fā)表于 09-09 17:01
【正點原子FPGA連載】第八章自定義IP核-呼吸燈實驗--摘自【正點原子】達(dá)芬奇之Microblaze 開發(fā)指南
8.1.1 系統(tǒng)框圖框圖中的UART用于打印信息，Breath LED IP核為自定義的IP核，McroBlaze處理器通過
發(fā)表于 10-17 11:52
【正點原子FPGA連載】第八章自定義IP核-呼吸燈實驗--摘自【正點原子】達(dá)芬奇之Microblaze 開發(fā)指南
的方式來自定義IP核，支持將當(dāng)前工程、工程中的模塊或者指定文件目錄封裝成IP核，當(dāng)然也可以創(chuàng)建一個帶有A
發(fā)表于 10-19 16:04
構(gòu)建自定義AXI4-Stream FIR濾波器的步驟
1、?構(gòu)建自定義AXI4-Stream FIR濾波器 AMD-Xilinx 的 Vivado 開發(fā)工具具有很多方便FPGA開發(fā)功能，我最喜歡的功能之一是block design的設(shè)計流程
發(fā)表于 11-07 16:07
AXI接口簡介_AXI IP核的創(chuàng)建流程及讀寫邏輯分析
本文包含兩部分內(nèi)容：1）AXI接口簡介；2）AXI IP核的創(chuàng)建流程及讀寫邏輯分析。 1AXI簡
AXI4-Stream Video 協(xié)議和AXI_VDMA的IP核介紹
本文主要介紹關(guān)于AXI4-Stream Video 協(xié)議和AXI_VDMA的IP核相關(guān)內(nèi)容。為后文完成使用帶有HDMI
自定義AXI-Lite接口的IP及源碼分析
在 Vivado 中自定義 AXI4-Lite 接口的 IP，實現(xiàn)一個簡單的 LED 控制功能，并將其掛載到 AXI Interconnec
發(fā)表于 06-25 16:31
?3998次閱讀
工商網(wǎng)監(jiān)
評論