作者:Mculover666
1.實驗?zāi)康?br /> 用HDL語言+Vivado創(chuàng)建一個掛載在AXI總線上的自定義IP核
2.實驗步驟
2.1.創(chuàng)建一個新的項目
2.2.調(diào)用Create and Package IP Wizard,創(chuàng)建一個新的AXI-Lite從機ip
選擇Tools->Create and Package IP
編輯創(chuàng)建的IP
led_controller_v1_0.v — 實例化了所有的AXI-Lite接口,在這種情況下,只有一個接口存在
led_controller_v1_0_S00_AXI.v — 包含了處理PL外設(shè)與PS端軟件的AXI4-Lite接口功能
打開led_controller_v1_0_S00_AXI.v文件,找到Users to add ports here,然后在其后添加需要的端口:
保存文件,打開led_controller_v1_0.v文件,找到Users to add ports here,添加端口:
在頂層文件中例化剛剛我們添加的端口,保存文件:
更新IP核
打包IP核
然后關(guān)閉這個工程即可,ip核創(chuàng)建成功。
2.3.添加ip核到Block Design中進行設(shè)計
創(chuàng)建Block Design:
點擊Add IP,搜索led,添加led_controllerIP:
因為LEDs_out要連接板載LED,所以點擊引腳,按下ctrl+t導(dǎo)出引腳:
添加Zynq ps核,自動連線:
按下F6驗證設(shè)計:
創(chuàng)建Block Design 的HDL文件:
添加LED引腳約束文件:
##LEDs
set_property -dict { PACKAGE_PIN R14 IOSTANDARD LVCMOS33 } [get_ports { LEDs_out_0[0] }]; #IO_L6N_T0_VREF_34 Sch=LEDs_out_0[0]
set_property -dict { PACKAGE_PIN P14 IOSTANDARD LVCMOS33 } [get_ports { LEDs_out_0[1] }]; #IO_L6P_T0_34 Sch=LEDs_out_0[1]
set_property -dict { PACKAGE_PIN N16 IOSTANDARD LVCMOS33 } [get_ports { LEDs_out_0[2] }]; #IO_L21N_T3_DQS_AD14N_35 Sch=LEDs_out_0[2]
set_property -dict { PACKAGE_PIN M14 IOSTANDARD LVCMOS33 } [get_ports { LEDs_out_0[3] }]; #IO_L23P_T3_35 Sch=LEDs_out_0[3]
2.4.生成Bitstream,打開實現(xiàn)設(shè)計,導(dǎo)出硬件文件,運行SDK
2.5.創(chuàng)建一個空的應(yīng)用工程
File->New->Application Project,選擇創(chuàng)建一個空工程:
2.6.添加驅(qū)動庫
光標選中l(wèi)ed_test_bsp之后再進行下面的操作!??!
選擇Xilinx->Repositories:
添加ip核所在目錄,添加完了之后SDK會自動掃描所添加的目錄,然后重新編譯工程來添加新的驅(qū)動文件:
檢查一下庫有沒有被分派到LED_Controller外設(shè),打開system.mss文件,可以看到外設(shè)驅(qū)動中存在led_controller_0:
至此,led_controlerip核的硬件設(shè)計完畢,BSP驅(qū)動添加完畢,可以開始寫應(yīng)用測試程序了。
2.7.編寫應(yīng)用代碼
先在src文件夾下創(chuàng)建一個C文件:
/**
* @file led_test.c
* @brief led_controler ip test
* @author mculover666
* @date 2018/11/10
* */
#include "xparameters.h"
#include "xil_io.h" //led_controller.h中用到了Xil_Out32
#include "led_controller.h"
#include "xil_printf.h"
#define LED_BASE_ADDR XPAR_LED_CONTROLLER_0_S00_AXI_BASEADDR
#define LED_REG0 0
#define DELAY 50000000
int main()
{
int temp = 0;
int led_value = 0;
int i = 0;
xil_printf("led_controller ip test/r/n");
xil_printf("----------------------/r/n");
while(1)
{
/* write reg0 */
LED_CONTROLLER_mWriteReg(LED_BASE_ADDR,LED_REG0,led_value);
/* read reg0 */
temp = LED_CONTROLLER_mReadReg (LED_BASE_ADDR,LED_REG0);
/* show value */
xil_printf("led = %d",led_value);
xil_printf("/ttemp = %d/r/n",temp);
if(led_value led_value++;
else
led_value = 0;
for(i=0;i
}
}
2.9.配置運行,觀察結(jié)果
3.實驗總結(jié)
這個實驗做了很長時間,最后看著燈思考了很長時間:
從實驗的角度來說說:用HDL創(chuàng)建一個掛載在AXI總線上的ip核去控制LED,然后在存儲器映射下這個ip核的四個寄存器會有自己的地址,CPU靠這個地址來訪問寄存器,為了操作簡單,一般會有一個基地址,其余寄存器是相對這個基地址的偏移,所以控制代碼只需要讀寫寄存器就可以了;
從嵌入式原理的角度來說,其實設(shè)計都是基于寄存器的,硬件靠寄存器的數(shù)據(jù)來工作,寄存器掛載在總線上,所以寄存器會有一個地址(寄存器映射),我們通過指針就可以訪問內(nèi)存空間中這個地址處的數(shù)據(jù);
從嵌入式發(fā)展的角度來說,通常寄存器地址映射都是由廠商出廠時候映射好的,我們只需要查看芯片參考手冊去編程,現(xiàn)在整個硬件可以自己設(shè)計,寄存器地址映射只是在一個固定的區(qū)間段內(nèi)(AXI 從機地址1G),變的更加靈活了,也說明了整個數(shù)字系統(tǒng)的設(shè)計正在由板上設(shè)計轉(zhuǎn)入片上設(shè)計,原來由一塊板子才能搞定的任務(wù),現(xiàn)在只需要一個芯片即可~
編輯:hfy
-
嵌入式
+關(guān)注
關(guān)注
5125文章
19438瀏覽量
313199 -
vhdl
+關(guān)注
關(guān)注
30文章
819瀏覽量
129381 -
Vivado
+關(guān)注
關(guān)注
19文章
825瀏覽量
67932
發(fā)布評論請先 登錄
相關(guān)推薦
使用MATLAB Simulink和HDL編碼器創(chuàng)建自定義IP--AWB

xilinx vivado 怎么封裝包含一個ip核的自定義ip?
使用VIVADO IDE設(shè)計的最有效方法是什么?
玩轉(zhuǎn)Zynq連載24——用戶自定義IP核的移植
玩轉(zhuǎn)Zynq連載25——[ex04] 基于Zynq PL的自定義IP核集成
萊迪思半導(dǎo)體推出全新的模塊化IP核,能為客戶提供創(chuàng)建自定義視頻橋接解決方案所需模塊
如何使用Vivado功能創(chuàng)建AXI外設(shè)

自定義sobel濾波IP核,IP接口遵守AXI Stream協(xié)議
使用VIvado封裝自定IP并使用IP創(chuàng)建工程
如何在Vivado中更改自定義的Interface

Vivado設(shè)計套件用戶指南:創(chuàng)建和打包自定義IP

Vivado Design Suite用戶指南:創(chuàng)建和打包自定義IP

評論