什么是74HC74

　　74HC74是一款高速CMOS器件，74HC74引腳兼容低功耗肖特基TTL（LSTTL）系列。74HC74遵循JEDEC標準no.7A。

　　74HC74是雙路D 型上升沿觸發(fā)器 ，帶獨立的數(shù)據(jù)（D）輸入、時鐘 （CP）輸入、設置（SD）和復位（RD）輸入、以及互補的Q和Q輸出。

　　設置和復位為異步低電平有效，且不依賴于時鐘輸入。74HC74數(shù)據(jù)輸入口的信息在時鐘脈沖的上升沿傳輸?shù)絈口。為了獲得預想中的結(jié)果，D輸入必須在時鐘脈沖上升沿來臨之前，保持穩(wěn)定一段就緒時間。

　　74HC74時鐘輸入的施密特觸發(fā)功能使得電路對于緩慢的脈沖上升和下降具備更高的容差性。

　　74hc74應用電路原理圖

　　如圖所示是由六反相器74HC04（F1 －F3）、雙上升沿D觸發(fā)器74HC74（F4～F11）以及四2輸入端或非門74HC02等組成的多頻率產(chǎn)生電路圖，該電路能按照需求產(chǎn)生多種頻率。

　　圖 多頻率產(chǎn)生電路

　　在電路圖中，反相器F2、F3與電阻R1、R2以及晶體SJL組合產(chǎn)生頻率為20MHZ的振蕩器、其中R1、R2將反相器F2、F3 偏置在線性澠圃內(nèi)。該脈沖信號經(jīng)F1反相后，傳輸?shù)接|發(fā)器74HC74中進行分頻。

　　根據(jù)2＂分頻規(guī)律可知，當n＝1時，進行二分頻，即在V1點輸出 10MHz（20÷2＝10）的頻率；當n＝2時，進行四分頻，即在V3點輸出 5MHz（20÷2＇＝5）的頻率；n為分頻同理。

　　圖中，U1為雙路D觸發(fā)器74HC74，U5為單片UP監(jiān)控芯片MAX706，J1繼電器控制高壓的閉合與斷開，J2繼電器控制液晶顯示器的掉電及上電。U1、U3、U3、U4等構(gòu)成高壓擊穿復位電路，U5及外圍電路構(gòu)成系統(tǒng)復位電路。此復位電路實現(xiàn)了上電復位和擊穿復位以及WATCHDOG功能。啟動時，P1.6為低電平，P1.4發(fā)出一負脈沖，則觸發(fā)器CD端也出現(xiàn)一段負脈沖。此時Q=L，J1高壓斷電器閉合，高壓接通。當高壓擊穿時，GYXH端為低電平，或者當電機正轉(zhuǎn)到滿足位時，P1.6變?yōu)楦呤请娖?，則觸發(fā)器SD=L，Q=H，高壓控制繼電器切斷，同時U4的輸出產(chǎn)生一個高電平脈沖。高電平寬度由時間常數(shù)T=C3R2決定，在U4輸出高電平期間，J2動作，其常閉接點斷開，切斷液晶屏供電電源。經(jīng)時間T后，U4輸出低電平，液晶屏供電正常。

　　我用74hc74做的一個脈沖電平翻轉(zhuǎn)，當單片機輸出脈沖的上升沿到74HC74的CLK端時輸出翻轉(zhuǎn)，，，正常上電使用中功能都正常，默認上的74HC74會檢測到一個脈沖，然后輸出為高電平，當使用中時候出現(xiàn)一個短時間的掉電后有恢復上電，掉電時間小于10s時，此時上電74hc74的輸出電平保持掉電前的狀態(tài)，這樣就會導致如果在輸出狀態(tài)與默認狀態(tài)相反時，短暫掉電就會引起設備跳動，導致設備上電狀態(tài)可能會不一樣，不知道應該怎么解決??！

　　電路如下所示，cp為負脈沖輸入信號，control為輸出信號