俄勒岡州威爾遜維爾，2015 年 9 月11日

　　Mentor Graphics公司（納斯達(dá)克代碼：MENT）今天宣布支持低功率逐步求精方法，通過采用 Questa Power Aware Simulation 和 Visualizer Debug Environment 的新功能以顯著提升采用 ARM?技術(shù)的低功率設(shè)計的驗證復(fù)用和生產(chǎn)率。

　　UPF 規(guī)定“低功耗設(shè)計意圖”應(yīng)與設(shè)計區(qū)分開，且應(yīng)用于芯片設(shè)計的驗證和實施階段。隨著復(fù)雜的電源管理要求不斷增多，強調(diào)實施的傳統(tǒng)低功耗方法已開始受到動搖。逐步求精方法在設(shè)計周期的早期便以更抽象的方式定義低功耗設(shè)計意圖，并在設(shè)計進(jìn)入實施階段時對其進(jìn)行更具體的完善和加強。這樣可提升整體驗證流程和驗證結(jié)果在每一步的復(fù)用。逐步求精方法注重將 UPF 分為用于 IP/塊的約束 UPF、用于驗證的配置 UPF 以及實施 UPF。這樣可從多個來源開發(fā)軟 IP 和子系統(tǒng)（及其低功率設(shè)計意圖），然后快速地一起進(jìn)行驗證以保持功耗驗證的一致性。

　　逐步求精方法由 ARM 高級首席研究工程師兼 IEEE1801 主席 John Biggs 引入 UPF 規(guī)范。Mentor 和 ARM 自逐步求精方法面世以來就一直就其開展密切合作。雙方的合作已促成 ARM 交付 ARM IP 的約束 UPF 和樣例配置 UPF，并將其用于使用 Questa Power Aware Simulation 進(jìn)行驗證并通過實施（綜合、布局和布線）來完成的流程中。

　　“ARM 所處市場發(fā)展快速，如要交付更高能效的處理器 IP，那么對新流程優(yōu)化工具的需求也會日益增強，”ARM 高級首席工程師兼 IEEE1801 主席John Biggs 說道，“利用逐步求精方法，ARM可以提供專為低功率應(yīng)用打造的 IP以及獨立于技術(shù)的低功耗設(shè)計意圖的 UPF 規(guī)范。這樣，我們的合作伙伴就可以大大減少其低功率驗證的成本和時間。”

　　“Mentor 自 UPF 問世以來一直致力于推動低功率標(biāo)準(zhǔn)。與 ARM 就逐步求精方法的合作使得我們采取了很有必要的“左移”戰(zhàn)略以解決低功率驗證越來越高的復(fù)雜度?！盡entor Graphics 設(shè)計驗證技術(shù)部副總裁兼總經(jīng)理 John Lenyo 說道。“Questa Power Aware Simulation 可提供 UPF2.1 本征支持、自動低功率檢查和覆蓋。結(jié)合對電源管理結(jié)構(gòu)的獨特開發(fā)以及 Visualizer Debug Environment 的各項功能，它可以利用逐步求精方法加快低功率驗證流程并實現(xiàn)流程的自動化?！?/p>

　　關(guān)于 Questa 功能驗證平臺

　　Questa 功能驗證平臺是 Mentor? 企業(yè)驗證平臺 （EVP） 的核心。EVP 通過將最尖端的驗證技術(shù)融合在一個緊密結(jié)合的驗證平臺中，提高了 ASIC 和 SoC 功能驗證的效率。

　　關(guān)于Mentor Graphics

　　Mentor Graphics公司是電子硬件和軟件設(shè)計解決方案（EDA）的全球領(lǐng)導(dǎo)者，為世界上最成功的通信、半導(dǎo)體，計算機，消費電子，汽車電子和國防軍工公司提供優(yōu)質(zhì)產(chǎn)品、咨詢服務(wù)和支持， 可加快客戶電子及機械產(chǎn)品的研發(fā)速度，提高產(chǎn)品質(zhì)量，增加成本效益。工程師可借助公司不斷推出的新產(chǎn)品及解決方案，應(yīng)對日趨復(fù)雜的電路板及芯片設(shè)計領(lǐng)域面臨的挑戰(zhàn)。Mentor Graphics公司擁有業(yè)內(nèi)最為豐富的頂級產(chǎn)品線，提供完整的SOC/IC/FPGA/PCB/SI設(shè)計工具和服務(wù)，并且是唯一一家擁有嵌入式軟件解決方案的EDA公司。公司成立于1981年，目前有超過70家分公司分布世界各地。