針對線性調(diào)頻連續(xù)波汽車防撞雷達(dá)回波信號的特點(diǎn)，選用串行差分ADC，設(shè)計(jì)了一種基于DSP的SPORT口的I、Q雙通道采樣系統(tǒng)，并通過實(shí)驗(yàn)驗(yàn)證了系統(tǒng)的正確性。

三角線性調(diào)頻連續(xù)波體制在汽車防撞雷達(dá)中應(yīng)用廣泛［1］，其基本工作原理是：雷達(dá)發(fā)射線性調(diào)頻的連續(xù)波信號，目標(biāo)的回波在混頻器中與本振混頻，得到相位相差90°的I、Q兩路正交視頻信號，視頻信號經(jīng)過放大后進(jìn)行AD采樣，然后經(jīng)過數(shù)字信號處理算法，即可得到目標(biāo)的距離和速度信息。本文基于DSP的SPORT口，選用凌特公司的雙路串行ADC，設(shè)計(jì)了線性調(diào)頻連續(xù)波雷達(dá)視頻信號I、Q正交雙路的采樣電路，并通過實(shí)驗(yàn)對采樣結(jié)果進(jìn)行了分析。

1 三角線性調(diào)頻連續(xù)波雷達(dá)視頻信號特征分析

三角線性調(diào)頻連續(xù)波雷達(dá)（LFMCW）的載頻在調(diào)制周期內(nèi)線性變化，根據(jù)回波和發(fā)射信號之間的差頻的變化來測距［2］，圖1表示了三角線性調(diào)頻發(fā)射信號和回波信號的時(shí)頻圖。

在圖1中，實(shí)線表示三角調(diào)頻的發(fā)射信號，長虛線表示靜止目標(biāo)回波，點(diǎn)虛線表示動(dòng)目標(biāo)回波。靜止目標(biāo)的回波混頻后，在三角調(diào)頻上升段和下降段得到的差頻信號的頻率均為Δf，動(dòng)目標(biāo)的回波信號差頻在三角調(diào)頻的上升段頻率最大值為？駐f-fd，下降段最大值為？駐f+fd。通過測量上升段和下降段的視頻信號的頻率值，就可以求出？駐f和fd。？駐f即為與目標(biāo)距離延遲有關(guān)的調(diào)頻信號的頻率變化，fd則包含了目標(biāo)的多普勒信息。根據(jù)公式（1）得到目標(biāo)的距離，根據(jù)公式（2）得到動(dòng)目標(biāo)的速度。

其中，Tc為三角波上升段的時(shí)間，c為光速，B為調(diào)頻帶寬。

目標(biāo)回波和發(fā)射信號混頻得到視頻信號頻率在上升段和下降段有正負(fù)之別，因此，接收機(jī)采用正交雙通道結(jié)構(gòu)，對混頻后的I、Q兩路視頻信號進(jìn)行數(shù)字化采樣，根據(jù)公式就可得到目標(biāo)的距離和速度數(shù)據(jù)。

在汽車防撞系統(tǒng)中，為了保障行車的安全，通常需要觀察汽車前方1 m~200 m范圍內(nèi)的目標(biāo)。設(shè)發(fā)射信號的帶寬B=300 MHz，三角調(diào)頻的上升時(shí)間為2 ms，則根據(jù)公式（1）可知，在防撞系統(tǒng)中，常用的視頻信號頻率范圍為1 kHz~200 kHz。

2 串行DAC采樣電路設(shè)計(jì)

LTC1407A-1是14 bit的雙路串行DAC，±1.25 V差分電壓輸入，3線串行數(shù)據(jù)接口，每路的采樣速率可以達(dá)到1.5 MS/s。根據(jù)采樣定理，采樣的頻率必須大于信號頻率的兩倍［3］，根據(jù)以上分析可知，此ADC可以滿足系統(tǒng)的要求。

差分輸入、數(shù)模轉(zhuǎn)換電路圖如圖2所示。其中，輸入端J2和J3為SMA接頭，配有50 ？贅的匹配電阻，輸入電壓峰峰值最大為2.5 V；CH0+、CH0-和CH1+、CH1-分別為兩路信號的正交輸入，通過電容耦合，對低頻成分有一定的抑制作用；CONV為轉(zhuǎn)換開始信號；SCK為轉(zhuǎn)換位時(shí)鐘輸入；SDO為32 bit的串行數(shù)據(jù)輸出， VREF是片內(nèi)2.5 V片內(nèi)參考電壓，為了更好地噪聲抑制，通常接一個(gè)10 μF的鉭電容或瓷片電容。

LTC1407A-1在CONV信號端口的上升沿的作用下，同時(shí)對兩路-1.25 V～1.25 V的差分輸入電壓信號實(shí)現(xiàn)最高頻率為1.5 MS/s的數(shù)字化采樣。當(dāng)CONV信號端口出現(xiàn)上升沿時(shí)，DAC開始對兩路差分輸入進(jìn)行采樣，并鎖存在片內(nèi)的寄存器中。在每個(gè)位時(shí)鐘SCK的上升沿，將轉(zhuǎn)換好的兩路數(shù)據(jù)以32 bit串行數(shù)據(jù)的形式輸出，每個(gè)通道16 bit數(shù)據(jù)，數(shù)據(jù)位由高到低，CH0在前，CH1在后，并且每個(gè)通道16 bit數(shù)據(jù)的高2位無效。

用Multisim軟件對CH+處進(jìn)行交流分析，得到該點(diǎn)處的幅頻特性曲線，如圖3所示。由幅頻特性曲線分析得到，高通濾波的截止頻率為157 Hz。

串行數(shù)據(jù)接收以DSP為核心，完成I、Q兩個(gè)支路信號的同步接收，DSP選用Blackfin系列定點(diǎn)DSP BF533。BF533提供2個(gè)雙通道同步串行端口（SPORT0和SPORT1）來完成串行和多處理器的通信工作。每個(gè)SPORT有兩套獨(dú)立的發(fā)送和接收引腳，能夠在接收同步信號和位時(shí)鐘的作用下，完成串行數(shù)據(jù)的接收和發(fā)送；每個(gè)SPORT都支持3 bit～32 bit長度的串行數(shù)據(jù)，能夠鏈接或串接SPORT和存儲器之間的多個(gè)DMA序列；完成數(shù)據(jù)傳輸或者傳輸完整個(gè)數(shù)據(jù)緩沖區(qū)或通過DMA緩沖之后，每個(gè)發(fā)送和接收端口都能產(chǎn)生一個(gè)中斷。用DSP的Timer端口產(chǎn)生時(shí)鐘信號，經(jīng)過CPLD分頻產(chǎn)生采樣DAC和SPORT端口的同步時(shí)鐘和位時(shí)鐘，將SPORT端口的數(shù)據(jù)位和DAC的數(shù)據(jù)位相連，如圖4所示。