經(jīng)是這個(gè)趨勢(shì)，DSP變成ARM的一個(gè)協(xié)處理器。FPGA會(huì)擠壓掉DSP的一部分高速信號(hào)處理的市場(chǎng)。 網(wǎng)友二：在高端領(lǐng)域基本都用FPGA了。通訊、雷達(dá)、視覺(jué)、航空都是如此。DSP由于性能和靈活性比FPGA差太多，只能往低端領(lǐng)域滲透。說(shuō)個(gè)不中聽(tīng)的話DSP就是貴一點(diǎn)、快一點(diǎn)的 單片機(jī)
2022-11-29 10:25:02
4007 
雷達(dá)回波信號(hào)有兩個(gè)狀態(tài)：有目標(biāo)和沒(méi)有目標(biāo)。雷達(dá)接收的回波中，既可能有目標(biāo)回波也存在噪聲和雜波等各種干擾信號(hào)。所以雷達(dá)目標(biāo)回波信號(hào)的檢測(cè)是在噪聲和雜波干擾背景中的二元信號(hào)最佳檢測(cè)問(wèn)題。
2023-11-18 09:16:45817 
FPGA是一種可編程的硅芯片，DSP是數(shù)字信號(hào)處理，當(dāng)系統(tǒng)設(shè)計(jì)人員在項(xiàng)目的架構(gòu)設(shè)計(jì)階段就面臨到底采用FPGA還是DSP的重要問(wèn)題。本文將首先分別介紹FPGA和DSP的特點(diǎn)，然后再?gòu)膬?nèi)部資源、編程語(yǔ)言
2019-05-07 01:28:40
設(shè)計(jì)，所以設(shè)計(jì)者應(yīng)該處理好工具的掌握和具體設(shè)計(jì)的區(qū)別。但是不可忽視的是，DSP+FPGA處理系統(tǒng)正廣泛應(yīng)用于復(fù)雜的信號(hào)處理領(lǐng)域。在雷達(dá)信號(hào)處理、數(shù)字圖像處理等領(lǐng)域中，信號(hào)處理的實(shí)時(shí)性至關(guān)重要。由于
2014-01-09 17:52:31
利用信號(hào)的能量，對(duì)信號(hào)進(jìn)行積累，以提高雷達(dá)系統(tǒng)的有效檢測(cè)性能。在對(duì)低可觀測(cè)性目標(biāo)檢測(cè)時(shí)必須采用長(zhǎng)時(shí)間積累。線性調(diào)頻連續(xù)波處理技術(shù)：線性調(diào)頻連續(xù)波雷達(dá)是一種通過(guò)對(duì)連續(xù)波進(jìn)行頻率調(diào)制來(lái)獲得距離與速度信息
2016-07-01 11:47:58
ARM、DSP、FPGA的技術(shù)特點(diǎn)和區(qū)別ARM（Advanced RISC Machines）是微處理器行業(yè)的一家知名企業(yè)，設(shè)計(jì)了大量高性能、廉價(jià)、耗能低的RISC處理器、相關(guān)技術(shù)及軟 件。ARM
2013-03-14 16:12:07
，其市場(chǎng)覆蓋率極高，DSP和FPGA則是作為嵌入式開(kāi)發(fā)的協(xié)處理器，協(xié)助微處理器更好的實(shí)現(xiàn)產(chǎn)品功能。那三者的技術(shù)特點(diǎn)以及區(qū)別是什么呢？下文就此問(wèn)題略做總結(jié)。ARM（Advanced RISC
2018-11-19 11:07:49
ARM、DSP、FPGA的技術(shù)特點(diǎn)和區(qū)別是什么？ARM（Advanced RISC Machines）是微處理器行業(yè)的一家知名企業(yè)，設(shè)計(jì)了大量高性能、廉價(jià)、耗能低的RISC處理器、相關(guān)技術(shù)及軟件。ARM架構(gòu)是面向低預(yù)算市場(chǎng)設(shè)計(jì)的第一款RISC微處理器，基本是32位單片機(jī)的行業(yè)標(biāo)準(zhǔn)，它...
2021-07-19 06:36:22
涉及信號(hào)的幅度、相位信息，而是模擬雷達(dá)對(duì)目標(biāo)檢測(cè)的統(tǒng)計(jì)過(guò)程。如圖1所示，根據(jù)雷達(dá)方程，目標(biāo)類型，系統(tǒng)損耗和干擾功率計(jì)算出信噪比，然后由信噪比等計(jì)算檢測(cè)概率，即可得出在給定的虛警概率下，本次探測(cè)雷達(dá)所能
2019-06-18 06:38:59
TOF 方案激光雷達(dá)是激光雷達(dá)新一代技術(shù)方案，本產(chǎn)品解決了如市場(chǎng)三角測(cè)試法等產(chǎn)品組裝問(wèn)題難，價(jià)格成本高等問(wèn)題，目前提供面陣及單光子技術(shù)，基于COM產(chǎn)品。集成了SPAD,TDC,DSP,RAM
2019-06-07 00:03:35
由射頻板發(fā)射和接受雷達(dá)信號(hào)，然后送入模擬板進(jìn)行濾波和放大，接著送入AD采樣，采樣頻率>100kHz，此部分都已經(jīng)成熟。2，AD采樣IIS接口將數(shù)據(jù)送入DSP板。3，DSP板負(fù)責(zé)頻域轉(zhuǎn)換(FFT)，信號(hào)檢測(cè)，速度距離計(jì)算等算法。4，將計(jì)算的結(jié)果通過(guò)UART傳至上位機(jī)顯示。
2015-09-10 11:17:52
申請(qǐng)理由：我對(duì)DSP一直很感興趣，學(xué)習(xí)過(guò)TMS320C2000系列的DSP，實(shí)現(xiàn)過(guò)FFT和IFFT變換的算法，在學(xué)習(xí)DSP的時(shí)候想實(shí)現(xiàn)一個(gè)基于DSP的雷達(dá)測(cè)速監(jiān)控系統(tǒng)的項(xiàng)目。我從大一就進(jìn)入學(xué)校的電子
2015-09-10 11:11:09
相位、多抽樣率處理、級(jí)聯(lián)、易于存儲(chǔ)等；可用于頻率非常低的信號(hào)。項(xiàng)目描述：在借鑒和吸收國(guó)內(nèi)外示波器技術(shù)的基礎(chǔ)上，設(shè)計(jì)了基于DSP的50MHz的數(shù)字示波器。本系統(tǒng)采用了DSP+FPGA的結(jié)構(gòu)，充分利用
2015-09-10 11:15:17
在實(shí)際的外場(chǎng)試飛過(guò)程中是不可能實(shí)現(xiàn)的，這也是雷達(dá)信號(hào)模擬器對(duì)場(chǎng)外試飛的一大優(yōu)勢(shì)。FPGA作為高性能數(shù)字信號(hào)處理系統(tǒng)中的關(guān)鍵部件，在雷達(dá)信號(hào)模擬和雷達(dá)信號(hào)采集等方面有著巨大的開(kāi)發(fā)潛能，采用這些技術(shù)對(duì)雷達(dá)
2019-07-10 07:30:35
。FPGA采用Altera 公司的40nm Stratix IV 系列FPGA。通過(guò)SRIO協(xié)議，DSP可與FPGA的進(jìn)行高速通信。由于集成了DSP和FPGA各自優(yōu)點(diǎn)，HPS6678可在高速無(wú)線通信、多媒體系統(tǒng)、雷達(dá)及衛(wèi)星系統(tǒng)、醫(yī)療系統(tǒng)、高清圖像處理等多個(gè)領(lǐng)域中發(fā)揮重要的作用。
2019-09-24 08:29:12
dB時(shí)能測(cè)到
雷達(dá)信號(hào)，使
雷達(dá)的有效作用距離提高。本文主要介紹基于
DSP和
FPGA技術(shù)的
低信噪比情況下
雷達(dá)信號(hào)的
檢測(cè)?！?/div>
2019-07-04 06:55:39
在實(shí)際的外場(chǎng)試飛過(guò)程中是不可能實(shí)現(xiàn)的，這也是雷達(dá)信號(hào)模擬器對(duì)場(chǎng)外試飛的一大優(yōu)勢(shì)。FPGA作為高性能數(shù)字信號(hào)處理系統(tǒng)中的關(guān)鍵部件，在雷達(dá)信號(hào)模擬和雷達(dá)信號(hào)采集等方面有著巨大的開(kāi)發(fā)潛能，采用這些技術(shù)對(duì)雷達(dá)
2019-07-15 06:48:33
dB時(shí)能測(cè)到雷達(dá)信號(hào)，使雷達(dá)的有效作用間隔進(jìn)步。本文主要先容基于DSP和FPGA技術(shù)的低信噪比情況下雷達(dá)信號(hào)的檢測(cè)。1 設(shè)計(jì)思想 本技術(shù)的設(shè)計(jì)思想主要是通過(guò)對(duì)接收到的雷達(dá)信號(hào)進(jìn)行高速A／D采樣，然后
2018-08-15 09:43:14
1 引言 隨著信息技術(shù)革命的深入和計(jì)算機(jī)技術(shù)的飛速發(fā)展，低速、低可靠性的單片機(jī)以及小規(guī)模的集成電路已經(jīng)越來(lái)越不能滿足需要，正逐漸被DSP與可編程邏輯器件（如FPGA、CPLD）所取代。一方面
2019-07-12 08:32:59
本文介紹了一種雷達(dá)模目信號(hào)產(chǎn)生方法，該方法能夠通過(guò)FPGA和DSP實(shí)時(shí)產(chǎn)生具有多普勒頻移的多波束雷達(dá)目標(biāo)回波，其意義在于可以為雷達(dá)信號(hào)處理分系統(tǒng)單獨(dú)調(diào)試提供數(shù)據(jù)來(lái)源，從而不必等待天線陣面的真實(shí)數(shù)據(jù)，這樣可以加快科研進(jìn)度，也方便整機(jī)聯(lián)試時(shí)查找問(wèn)題。
2011-07-13 09:09:26
據(jù)進(jìn)行數(shù)字低通濾波，然后對(duì)數(shù)據(jù)進(jìn)行降采樣處理，這樣就可用較小的數(shù)據(jù)量獲得信號(hào)信息，緩解DSP數(shù)據(jù)解調(diào)壓力。與此同時(shí)，FPGA使A/D采樣與信號(hào)調(diào)制保持同步。為了充分利用FPGA和DSP的各自優(yōu)點(diǎn)，選用
2021-07-05 11:23:33
模數(shù)轉(zhuǎn)換、FFT快速、準(zhǔn)確的要求，并且具有高度集成、高可靠性和可編程等特點(diǎn)，減少了系統(tǒng)硬件開(kāi)發(fā)周期，所以選用基于FPGA來(lái)實(shí)現(xiàn)雷達(dá)信號(hào)處理系統(tǒng)的設(shè)計(jì)?；赜畴娮邮且患一贓dge-AI技術(shù)的個(gè)護(hù)健康
2021-12-27 17:08:50
王玲，邱軍海，王世橋(煙臺(tái)工程職業(yè)技術(shù)學(xué)院山東煙臺(tái)264006)線性調(diào)頻信號(hào)可以獲得較大的壓縮比，有著良好的距離分辨率和徑向速度分辨率，所以線性調(diào)頻信號(hào)作為雷達(dá)系統(tǒng)中一種常用的脈沖壓縮信號(hào)，已經(jīng)
2019-07-08 07:38:45
實(shí)時(shí)信號(hào)處理的需要，用FPGA實(shí)現(xiàn)了多DSP信號(hào)處理模板局部總線和基于標(biāo)準(zhǔn)VME總線的計(jì)算機(jī)進(jìn)行通信的接口設(shè)計(jì)。 2 VME總線的功能特點(diǎn) VME總線系統(tǒng)的功能結(jié)構(gòu)可以分為4類：數(shù)據(jù)傳輸總線(DTB
2019-04-15 07:00:07
信號(hào)并輸出。利用DSP/FPGA的高速計(jì)算性能、直接數(shù)字合成(DDS)技術(shù)和數(shù)字射頻存儲(chǔ)(DRFM)技術(shù)，可以實(shí)現(xiàn)相位編碼、線性調(diào)頻、非線性調(diào)頻等多種復(fù)雜方式下的目標(biāo)回波信號(hào)的實(shí)時(shí)模擬，檢測(cè)雷達(dá)的跟蹤
2019-06-03 05:00:08
基于多相濾波結(jié)構(gòu)的雷達(dá)信號(hào)檢測(cè)技術(shù)
2012-08-20 13:00:33
dB時(shí)能測(cè)到雷達(dá)信號(hào)，使雷達(dá)的有效作用距離提高。有哪些方法能檢測(cè)低信噪比雷達(dá)信號(hào) ？ 可以利用DSP和FPGA技術(shù)嗎？
2019-08-05 07:30:20
和計(jì)算機(jī)一樣，數(shù)字信號(hào)處理的理論從60年代崛起以來(lái)，到80年代DSP產(chǎn)生，它飛速發(fā)展改變了信號(hào)處理的面貌。今天DSP已廣泛應(yīng)用在語(yǔ)音、圖像、通訊、雷達(dá)、電子對(duì)抗、儀器儀表等各個(gè)領(lǐng)域。DSP起了十分
2019-06-19 08:02:03
，紅外傳感器，激光傳感器，雷達(dá)傳感器。憑借雷達(dá)傳感研發(fā)領(lǐng)域的技術(shù)優(yōu)勢(shì)和研發(fā)積累，飛?？萍纪瞥隽巳梭w存在感知雷達(dá)模塊，應(yīng)用于智慧物聯(lián)網(wǎng)方案的人體存在檢測(cè)需求，解決了現(xiàn)有傳統(tǒng)感知技術(shù)如紅外人體傳感器、激光
2021-09-07 16:02:05
，生命周期縮短。實(shí)現(xiàn)功能強(qiáng)、性能指標(biāo)高、抗干擾能力強(qiáng)、工作穩(wěn)定可靠、體積小、功耗低、結(jié)構(gòu)緊湊合理符合彈載要求的導(dǎo)引頭信號(hào)處理器已經(jīng)勢(shì)在必行。過(guò)去單一采用DSP處理器搭建信號(hào)處理器已經(jīng)不能滿足要求．FPGA+DSP的導(dǎo)引頭信號(hào)處理結(jié)構(gòu)成為當(dāng)前以及未來(lái)一段時(shí)間的主流。
2019-08-19 06:38:12
雷達(dá)系統(tǒng)在研制過(guò)程中，各部分往往是并行的，在調(diào)試信號(hào)處理分系統(tǒng)時(shí)，如果天線沒(méi)做好，就得不到陣面送下來(lái)的回波數(shù)據(jù)，這時(shí)調(diào)試就無(wú)法正常進(jìn)行。為了解決這一問(wèn)題，往往先設(shè)計(jì)一個(gè)模目信號(hào)，把信號(hào)處理分系統(tǒng)調(diào)試好，待其他分系統(tǒng)也調(diào)試好后，再切換為正常接收模式，進(jìn)行系統(tǒng)聯(lián)試。
2019-08-26 06:09:44
微功率沖擊雷達(dá)是國(guó)際上近年來(lái)發(fā)展起來(lái)的一種新型高技術(shù)雷達(dá)，作為超寬帶雷達(dá)類型的一種，沖激雷達(dá)直接發(fā)射無(wú)載波的基帶極窄脈沖，與傳統(tǒng)雷達(dá)不同的是沖激雷達(dá)系統(tǒng)既不需要對(duì)發(fā)射信號(hào)進(jìn)行載波調(diào)制，也不需要對(duì)接收信號(hào)
2019-08-20 06:43:40
算法。數(shù)字信息處理是毫米波雷達(dá)穩(wěn)定性、可靠性的核心。數(shù)字信號(hào)處理可以通過(guò)DSP芯片或FPGA芯片來(lái)實(shí)現(xiàn)。DSP芯片即指能夠?qū)崿F(xiàn)數(shù)字信號(hào)處理技術(shù)專用集成電路。DSP芯片是一種快速?gòu)?qiáng)大的微處理器，獨(dú)特之處
2018-08-03 21:40:13
無(wú)源雷達(dá)技術(shù)的發(fā)展人們?cè)谝话闱闆r下提到的雷達(dá)，指的是有源雷達(dá)。這是一種自身定向輻射出電磁脈沖照射目標(biāo)，進(jìn)行探測(cè)，定位和跟蹤的傳統(tǒng)雷達(dá)。有源雷達(dá)發(fā)射的電磁信號(hào)會(huì)被敵方發(fā)現(xiàn)，定位，暴露自己。引來(lái)
2010-02-26 14:31:27
機(jī)載雷達(dá)面臨哪些技術(shù)難題？機(jī)載雷達(dá)的信號(hào)是如何分布的？STAP的基本原理是什么？
2021-06-21 06:22:37
要畢業(yè)了，畢設(shè)是完全沒(méi)學(xué)過(guò)的FPGA課題，求助各位大哥幫幫忙，要求：了解并掌握LFMCW雷達(dá)的工作原理、用途及優(yōu)缺點(diǎn)；了解常用的雷達(dá)目標(biāo)檢測(cè)方法，選取其中一種完成其Verilog實(shí)現(xiàn)，并用FPGA
2018-04-08 23:48:36
在夏天將孩子遺落在車內(nèi)，這樣的密閉空間，短時(shí)間內(nèi)溫度就能達(dá)到60℃。若兒童被無(wú)意單獨(dú)留在車內(nèi)死亡率極高。為避免悲劇發(fā)生，可運(yùn)用人體存在感應(yīng)雷達(dá)技術(shù)，對(duì)后排人員進(jìn)行檢測(cè)，通過(guò)及時(shí)報(bào)警來(lái)預(yù)防不良后果。飛
2021-10-07 16:40:14
雷達(dá)模塊，采用新型低阻抗干擾天線，能有效地抵御干擾信號(hào)，適應(yīng)復(fù)雜信號(hào)環(huán)境。采用兩個(gè)或多個(gè)檢測(cè)點(diǎn)，準(zhǔn)確判斷室內(nèi)環(huán)境中有沒(méi)有人員存在，較好地解決了檢測(cè)死角問(wèn)題。雷達(dá)感應(yīng)模塊可與其它智能家居設(shè)備聯(lián)動(dòng)，如開(kāi)門
2021-10-29 15:44:55
的加性噪聲，使得LNA的輸出端的信噪比比輸入端的信噪比要低。
2： 不存在增益壓縮 此時(shí)信號(hào)與噪聲幅度都沒(méi)大到有增益壓縮的地步，也就是說(shuō)信號(hào)的放大倍數(shù)與噪聲的放大倍數(shù)相等，再考慮到LNA本身的加性噪聲
2023-04-25 11:08:56
我做的一個(gè)基于DSP的系統(tǒng)中，DSP做主處理器，控制著整個(gè)系統(tǒng)，包括信號(hào)處理，整體調(diào)度等；選擇了一塊Xilinx的FPGA做FIFO UART和系統(tǒng)的邏輯控制和譯碼。DSP的時(shí)鐘輸入為15MHz
2023-06-19 06:43:17
設(shè)計(jì)了一種基于DSP 和FPGA 的雷達(dá)信號(hào)分選電路，對(duì)密集的雷達(dá)信號(hào)進(jìn)行分選識(shí)別。系統(tǒng)利用FPGA 采集信號(hào)的特征參數(shù)以及對(duì)參數(shù)進(jìn)行預(yù)處理；采用了累積差值直方圖算法，根據(jù)信號(hào)脈
2009-07-16 10:52:25
26 本文介紹了DSP 和FPGA 在數(shù)字電子設(shè)計(jì)中的優(yōu)勢(shì)，并結(jié)合雷達(dá)模擬系統(tǒng)的硬件設(shè)計(jì)實(shí)例，重點(diǎn)闡述了相應(yīng)的硬件與軟件實(shí)現(xiàn)方法。關(guān)鍵詞：DSP FPGA 數(shù)字電路設(shè)計(jì)雷達(dá)模擬系統(tǒng)
2009-08-25 14:33:0115 本文介紹了一個(gè)基于高速定點(diǎn)DSP的雷達(dá)信號(hào)處理實(shí)驗(yàn)系統(tǒng)的設(shè)計(jì)和研制，其中包括雷達(dá)中頻信號(hào)采集，多種雷達(dá)信號(hào)的設(shè)計(jì)和產(chǎn)生，雷達(dá)回波的
2009-09-04 08:37:0715 本文系統(tǒng)介紹了鐵路發(fā)碼設(shè)備產(chǎn)生的移頻信號(hào)及其特點(diǎn)，并對(duì)其進(jìn)行了頻譜分析，針對(duì)其頻譜特征提出了一種利用DSP 技術(shù)和器件對(duì)軌道移頻信號(hào)進(jìn)行檢測(cè)的方法，并給出了系統(tǒng)的
2009-09-16 11:26:1012 該文首先詳細(xì)分析了無(wú)載頻脈沖雷達(dá)檢測(cè)生命信號(hào)的基本原理，然后提出了基于回波信號(hào)等幅度追蹤法測(cè)生命信號(hào)的方法。采用自主研發(fā)的雷達(dá)系統(tǒng)進(jìn)行檢測(cè)，結(jié)果表明該文提出的
2009-11-18 14:37:488 簡(jiǎn)要分析了DSP+FPGA 系統(tǒng)的特點(diǎn)和優(yōu)越性，結(jié)合導(dǎo)引頭信號(hào)處理板的開(kāi)發(fā)，提出了在此系統(tǒng)中，FPGA 設(shè)計(jì)的幾個(gè)關(guān)鍵技術(shù)，并且給出了詳實(shí)的分析和解決方案。
2009-12-23 14:53:5420 基于DSP和DSP/BIOS的實(shí)時(shí)雷達(dá)信號(hào)采集與處理系統(tǒng):介紹了一種在實(shí)時(shí)操作系統(tǒng)DSP和DSP/BIOS 平臺(tái)下的雷達(dá)信號(hào)實(shí)時(shí)采集" 處理與傳輸系統(tǒng)的設(shè)計(jì)和實(shí)現(xiàn)! 利用Tms320c6416DSP強(qiáng)大的數(shù)據(jù)處理
2010-01-16 16:59:4625 FPGA的DSP應(yīng)用
近年來(lái)由于多媒體技術(shù)和無(wú)線通信的發(fā)展,對(duì)DSP應(yīng)用的要求不斷地增長(zhǎng),但是這些應(yīng)用對(duì)信號(hào)處理要求高,需要采用處理速度高的硬件來(lái)實(shí)現(xiàn)DSP,所以,隨著CMOS工藝的
2010-04-07 14:25:5816 介紹了一種基于PC+ARM+DSP+DDS體系結(jié)構(gòu)的通用雷達(dá)中頻信號(hào)模擬器。該系統(tǒng)能夠模擬多種體制的雷達(dá)中頻信號(hào)，而且不同信號(hào)間切換方便、使用靈活。介紹了該系統(tǒng)的硬件設(shè)計(jì)和在模擬
2010-07-17 14:57:4018 簡(jiǎn)要分析了DSP+FPGA系統(tǒng)的特點(diǎn)和優(yōu)越性,結(jié)合導(dǎo)引頭信號(hào)處理板的開(kāi)發(fā),提出了在此系統(tǒng)中,FPGA設(shè)計(jì)的幾個(gè)關(guān)鍵技術(shù),并且給出了詳實(shí)的分析和解決方案。
2010-07-21 17:28:0418 基于FPGA的各種雷達(dá)信號(hào)產(chǎn)生方法,介紹了在FPGA中實(shí)現(xiàn)直接數(shù)字頻率合成器(DDS)以及提高輸出信號(hào)質(zhì)量的方法，編程實(shí)現(xiàn)了頻率捷變、線性調(diào)頻以及相位編碼等雷達(dá)信號(hào)的產(chǎn)生。仿真
2010-11-29 18:02:4931 摘 要： 本文在闡述某種近距雷達(dá)目標(biāo)檢測(cè)原理和FPGA技術(shù)發(fā)展?fàn)顩r的基礎(chǔ)上，著重討論用FPGA設(shè)計(jì)高性能的數(shù)字信號(hào)處理系統(tǒng)的方法，并給出一個(gè)應(yīng)用實(shí)例。
2006-03-11 13:16:431698 
模塊化FPGA設(shè)計(jì)在某雷達(dá)接收機(jī)中的應(yīng)用
0 引言 目前基于FPGA和DSP結(jié)構(gòu)的軟件無(wú)線電技術(shù)被廣泛應(yīng)用在數(shù)字接收機(jī)設(shè)計(jì)中，雷達(dá)接收機(jī)領(lǐng)域的數(shù)字化技術(shù)
2009-11-24 17:15:39835 
模塊化FPGA設(shè)計(jì)在某雷達(dá)接收機(jī)中的應(yīng)用
0 引言 目前基于FPGA和DSP結(jié)構(gòu)的軟件無(wú)線電技術(shù)被廣泛應(yīng)用在數(shù)字接收機(jī)設(shè)計(jì)中，雷達(dá)接收機(jī)領(lǐng)域的數(shù)字化技術(shù)
2009-11-24 17:17:41831 
摘要: 在高速并行流水信號(hào)處理中,ASIC(FPGA)+DSP+RAM是目前國(guó)際流行的一種方式,尤其是FPGA+DSP+RAM更適合中國(guó)的國(guó)情.本文利用FPGA的算術(shù)邏輯單元與外部存儲(chǔ)器相結(jié)合,解決了線路板面積有限與雷達(dá)數(shù)據(jù)處理需要大量存儲(chǔ)空間的矛盾;利用FPGA的并行流水特點(diǎn)解決了
2011-02-27 16:00:2683 本文介紹了一種模目信號(hào)設(shè)計(jì)方法，利用FPGA產(chǎn)生時(shí)序及控制，DSP實(shí)時(shí)計(jì)算所需要的回波，從而實(shí)現(xiàn)對(duì)雷達(dá)目標(biāo)回波的模擬，這樣可以在沒(méi)有陣面數(shù)據(jù)的情況下，使信號(hào)處理分系統(tǒng)調(diào)試能
2011-07-05 09:46:271109 
提出一種基于CPCI接口DSP板的C波段雷達(dá)目標(biāo)模擬器。利用DSP/FPGA的高速計(jì)算性能、直接數(shù)字合成(DDS)技術(shù)和數(shù)字射頻存儲(chǔ)(DRFM)技術(shù)，可以實(shí)現(xiàn)相位編碼、線性調(diào)頻、非線性調(diào)頻等多種復(fù)雜
2011-08-04 11:22:381648 
聲雷達(dá)信號(hào)采集系統(tǒng)主要由信號(hào)采集、信號(hào)處理、電源和時(shí)鐘四部分組成，本文介紹的基于美國(guó)模擬器件公司的DSP ADSP-TS201S和ADC AD7864的信號(hào)采集系統(tǒng)。
2011-08-17 11:17:521326 
本系統(tǒng)基于自主產(chǎn)生的原理，選用DSP和FPGA為核心處理器，通過(guò)合理的算法設(shè)計(jì)，實(shí)現(xiàn)了可兼容多種雷達(dá)波形的中頻雷達(dá)回波模擬器的設(shè)計(jì)，采用改進(jìn)的基于存儲(chǔ)轉(zhuǎn)發(fā)的數(shù)字脈沖延時(shí)方法
2011-08-28 17:24:10930 
本文提出了一種基于FPGA的雷達(dá)數(shù)字信號(hào)處理機(jī)設(shè)計(jì)，接收機(jī)采用了脈沖多普勒、數(shù)字波束形成等主流雷達(dá)技術(shù)。
2012-03-31 09:53:132559 
在雷達(dá)信號(hào)處理、數(shù)字圖像處理等領(lǐng)域中，信號(hào)處理的實(shí)時(shí)性至關(guān)重要。由于FPGA芯片在大數(shù)據(jù)量的底層算法處理上的優(yōu)勢(shì)及DSP芯片在復(fù)雜算法處理上的優(yōu)勢(shì)，DSP+FPGA的實(shí)時(shí)信號(hào)處理系統(tǒng)
2012-07-05 15:01:407272 
針對(duì)實(shí)際應(yīng)用中電子戰(zhàn)設(shè)備對(duì)雷達(dá)信號(hào)分選的實(shí)時(shí)性要求，在分析了序列差直方圖算法和多核DSP任務(wù)并行模式的基礎(chǔ)上，設(shè)計(jì)了基于TMS320C6678的八核DSP雷達(dá)信號(hào)分選電路，對(duì)密集的雷達(dá)
2013-07-26 11:47:0554 為了實(shí)現(xiàn)電控噴油霧化檢測(cè)快速測(cè)量和處理大量的數(shù)據(jù)的要求，設(shè)計(jì)一種基于DSP和FPGA信號(hào)控制與實(shí)時(shí)數(shù)據(jù)處理系統(tǒng)的通信模塊。該通信模塊硬件部分主要用來(lái)實(shí)現(xiàn)開(kāi)發(fā)板GN0204中DSP與FP
2013-08-07 19:26:4935 基于FPGA的雷達(dá)信號(hào)處理系統(tǒng)設(shè)計(jì)的論文
2015-10-30 10:38:126 低信噪比下線性調(diào)頻信號(hào)檢測(cè)與參數(shù)估計(jì)有需要的夏來(lái)看看。
2016-01-15 15:17:2414 、雷達(dá)波形、多普勒處理、檢測(cè)基礎(chǔ)原理、恒虛警率檢測(cè)、合成孔徑雷達(dá)成像技術(shù)、波束形成和空-時(shí)二維自適應(yīng)處理導(dǎo)論。
2016-04-05 14:20:3525 、雷達(dá)波形、多普勒處理、檢測(cè)基礎(chǔ)原理、恒虛警率檢測(cè)、合成孔徑雷達(dá)成像技術(shù)、波束形成和空-時(shí)二維自適應(yīng)處理導(dǎo)論。
2016-04-05 14:23:2618 、雷達(dá)波形、多普勒處理、檢測(cè)基礎(chǔ)原理、恒虛警率檢測(cè)、合成孔徑雷達(dá)成像技術(shù)、波束形成和空-時(shí)二維自適應(yīng)處理導(dǎo)論。
2016-04-05 14:30:3825 DSP芯片在脈沖多普勒雷達(dá)信號(hào)處理中的應(yīng)用
2016-12-26 17:20:434 基于DSP_FPGA的LFMCW雷達(dá)測(cè)距信號(hào)處理系統(tǒng)設(shè)計(jì)_陳林軍
2017-03-19 19:07:174 光纖陀螺信號(hào)處理電路中FPGA與DSP的接口方法研究
2017-10-20 08:40:252 DSP_BIOS在雷達(dá)目標(biāo)檢測(cè)系統(tǒng)上的應(yīng)用
2017-10-20 11:12:222 雷達(dá)信號(hào)模擬器是模擬技術(shù)與雷達(dá)技術(shù)相結(jié)合的產(chǎn)物。它通過(guò)模擬的方法產(chǎn)生雷達(dá)回波信號(hào)，以便在實(shí)際雷達(dá)系統(tǒng)前端不具備的條件下對(duì)雷達(dá)系統(tǒng)后級(jí)進(jìn)行調(diào)試。隨著數(shù)字技術(shù)的進(jìn)步，高速、超大規(guī)模集成電路的使用，雷達(dá)
2017-10-24 14:36:405 基于Cortex_A8和FPGA的嵌入系統(tǒng)在雷達(dá)信號(hào)處理中的應(yīng)用
2017-10-26 08:27:503 今天，FPGA越來(lái)越多地應(yīng)用在多種DSP中。我們預(yù)計(jì)這一趨勢(shì)在未來(lái)幾年會(huì)更加明顯。美國(guó)調(diào)查機(jī)構(gòu)Berkeley設(shè)計(jì)技術(shù)公司做了上述預(yù)測(cè)。以Xilinx和Altera為主的兩大FPGA廠商多年前就涉足
2017-11-06 10:48:091 今天，FPGA越來(lái)越多地應(yīng)用在多種DSP中。我們預(yù)計(jì)這一趨勢(shì)在未來(lái)幾年會(huì)更加明顯。美國(guó)調(diào)查機(jī)構(gòu)Berkeley設(shè)計(jì)技術(shù)公司做了上述預(yù)測(cè)。以Xilinx和Altera為主的兩大FPGA廠商多年前就涉足
2017-11-06 13:58:577 針對(duì)信號(hào)處理數(shù)據(jù)量大、實(shí)時(shí)性要求高的特點(diǎn)，從實(shí)際應(yīng)用出發(fā)，設(shè)計(jì)了以雙DSP+FPGA為核心的并行信號(hào)處理模塊。為了滿足不同的信號(hào)處理任務(wù)需求，FPGA可以靈活地選擇與不同的DSP組成不同的信號(hào)處理
2017-11-17 06:11:402373 
介紹了直接數(shù)字頻率合成（DDS）的基本原理，并基于Xilinx公司的FPGA設(shè)計(jì)出產(chǎn)生連續(xù)波、重頻參差抖動(dòng)、頻率捷變、線性調(diào)頻以及二相編碼等雷達(dá)信號(hào)的系統(tǒng)方案。實(shí)驗(yàn)結(jié)果表明，該設(shè)計(jì)靈活且性能良好
2017-11-18 12:50:126172 近年來(lái)，雷達(dá)在軍用和民用領(lǐng)域都獲得了巨大的發(fā)展。雷達(dá)信號(hào)處理系統(tǒng)是雷達(dá)的關(guān)鍵模塊，對(duì)雷達(dá)定位精度起著決定性作用。FPGA 以其眾多的優(yōu)點(diǎn)，在雷達(dá)信號(hào)處理系統(tǒng)中被廣泛使用。本文探究FPGA 在雷達(dá)信號(hào)
2017-11-22 07:25:024250 
FPGA+DSP的數(shù)字硬件系統(tǒng)正好結(jié)合了兩者的優(yōu)點(diǎn)，兼顧了速度和靈活性。本文以導(dǎo)引頭信號(hào)處理系統(tǒng)為例說(shuō)明FPGA+DSP系統(tǒng)中FPGA的關(guān)鍵技術(shù)。
2019-01-08 08:36:002448 
整個(gè)系統(tǒng)的組成如圖1所示。當(dāng)啟爆電路在DSP和FPGA的控制下啟爆時(shí)，感應(yīng)線圈取出啟爆電流，首先是高速數(shù)據(jù)采集與存儲(chǔ)電路，以FPGA為核心，對(duì)數(shù)據(jù)進(jìn)行高速采集與存儲(chǔ)。數(shù)據(jù)存儲(chǔ)完畢，FPGA發(fā)信號(hào)告知DSP采集完畢，開(kāi)始對(duì)采集的數(shù)據(jù)進(jìn)行相關(guān)的處理。
2018-10-07 12:03:032980 
針對(duì)線性調(diào)頻連續(xù)波汽車防撞雷達(dá)回波信號(hào)的特點(diǎn)，選用串行差分ADC，設(shè)計(jì)了一種基于DSP的SPORT口的I、Q雙通道采樣系統(tǒng)，并通過(guò)實(shí)驗(yàn)驗(yàn)證了系統(tǒng)的正確性。
2018-12-19 11:49:491085 
設(shè)計(jì)了一種基于 TI DSP TMS320C6713B 和ALtera Cyclone 系列FPGA 的數(shù)據(jù)采集模塊，使用FPGA 做多路串行AD 器件的信號(hào)采集控制和數(shù)據(jù)緩沖，同時(shí)利用DSP
2019-03-05 16:30:2916 在雷達(dá)信號(hào)處理中，通常可以延長(zhǎng)積累時(shí)間以增加實(shí)際應(yīng)用的能量，達(dá)到降低信號(hào)信噪比要求的目的。隨著積累時(shí)間延長(zhǎng)，特別是當(dāng)目標(biāo)進(jìn)行變速、轉(zhuǎn)彎等機(jī)動(dòng)飛行時(shí)，目標(biāo)的多普勒回波是時(shí)變的，不再能看作平穩(wěn)信號(hào)，傳統(tǒng)
2020-03-19 16:39:328 毫米波雷達(dá)信號(hào)處理系統(tǒng)（WRSP）是杭州淞柏科技公司研制的全功能高端雷達(dá)信號(hào)處理器，該處理器采用了脫機(jī)運(yùn)行、網(wǎng)絡(luò)接口，采用 DIFR硬件平臺(tái)，為機(jī)載、艦載船載、車載等各種平臺(tái)雷達(dá)。在設(shè)計(jì)上采用高集成方案，高速DSP+FPGA 完成雷達(dá)信號(hào)處理模式，可支持各種不同方式的脈沖壓縮和補(bǔ)盲。
2021-11-24 15:26:28969 
基于FPGA+DSP彈載SAR信號(hào)處理系統(tǒng)設(shè)計(jì)
2021-12-27 18:58:5121 雷達(dá)回波信號(hào)有兩個(gè)狀態(tài)：有目標(biāo)和沒(méi)有目標(biāo)。雷達(dá)接收的回波中，既可能有目標(biāo)回波也存在噪聲和雜波等各種干擾信號(hào)。所以雷達(dá)目標(biāo)回波信號(hào)的檢測(cè)是在噪聲和雜波干擾背景中的二元信號(hào)最佳檢測(cè)問(wèn)題。
2023-03-19 11:41:302365 號(hào)檢測(cè)。實(shí)現(xiàn)寬帶系統(tǒng)下的雷達(dá)脈沖信號(hào)檢測(cè)，主要面對(duì)低信噪比下的信號(hào)檢測(cè)、適應(yīng)信號(hào)和接收環(huán)境的動(dòng)態(tài)閾值檢測(cè)等問(wèn)題。
2023-11-19 10:21:44488 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論