本文分享自“CPU技術(shù)與產(chǎn)業(yè)白皮書”，通過搜集和整理全球CPU發(fā)展歷史和技術(shù)演進(jìn)，分析國(guó)內(nèi)外 CPU 發(fā)展現(xiàn)狀和趨勢(shì)，對(duì)比分析國(guó)內(nèi)外CPU 核心技術(shù)和產(chǎn)業(yè)鏈實(shí)力后形成的總結(jié)性匯報(bào)材料，旨在通過完整的技術(shù)和產(chǎn)業(yè)分析，建議和引導(dǎo)國(guó)內(nèi) CPU 產(chǎn)業(yè)更好地發(fā)展。?
?

分別就 CPU 基本概念做了詳細(xì)的介紹，對(duì)全球發(fā)展歷程、現(xiàn)狀和趨勢(shì)進(jìn)行了描述和分析，并針對(duì) CPU產(chǎn)品的關(guān)鍵環(huán)節(jié)做了詳細(xì)的說明和對(duì)比分析，最后就整個(gè)行業(yè)發(fā)展中的突出問題及對(duì)策建議做了總結(jié)性的梳理和報(bào)告。

1.?概念及內(nèi)涵

1.1. CPU?基本概念

CPU?是?Central Processing Unit（中央處理器）的簡(jiǎn)稱，由采用超大規(guī)模的集成電路組成制造，是實(shí)現(xiàn)計(jì)算機(jī)的運(yùn)算核心和控制核心。CPU?包括運(yùn)算器、控制器、高速緩沖存儲(chǔ)器、內(nèi)部數(shù)據(jù)總線、控制總線及狀態(tài)總線輸入/輸出接口等模塊。

CPU 的主要功能是解釋計(jì)算機(jī)指令以及處理計(jì)算機(jī)軟件中的數(shù)據(jù)，從存儲(chǔ)器或高速緩沖存儲(chǔ)器中取出指令，放入指令寄存器進(jìn)行指令解碼，將指令分解成一系列的微操作，連接到各種能夠進(jìn)行所需運(yùn)算的 CPU 模塊部件，發(fā)送控制命令，從而完成指令的?執(zhí)行。

目前在信息化系統(tǒng)中使用的 CPU 主要是微處理器。微處理器是（Micro Processor）是采用大規(guī)模集成電路實(shí)現(xiàn)的中央處理器CPU，形式上一般是一個(gè)芯片，或者芯片 SOC 中的一個(gè)模塊。微處理器根據(jù)應(yīng)用領(lǐng)域，大致可以分為三類：通用處理器（MPU，主要用于高端 CPU）、微控制器（MCU）和專用處理器。本文中除非另作說明，對(duì)“微處理器”和“CPU”不加區(qū)分的使用。

1.2. 產(chǎn)品分類

CPU 是一個(gè)龐大的家族，可以按照指令集、應(yīng)用領(lǐng)域進(jìn)行分類。

1.2.1. 基于指令集

指令集是 CPU 所執(zhí)行的指令的二進(jìn)制編碼方法，是軟件和硬件的接口規(guī)范。日常交流中有時(shí)也把指令集稱為架構(gòu)。CPU 按照指令集可分為 CISC（復(fù)雜指令集）和 RISC（精簡(jiǎn)指令集）兩大?類，CISC 型 CPU 目前主要是 x86 架構(gòu)，RISC 型 CPU 主要包括ARM、RISC-V、MIPS、POWER 架構(gòu)等。

（1）x86 架構(gòu)：主導(dǎo)桌面/服務(wù)器 CPU 市場(chǎng)

基于 CISC（復(fù)雜指令集）的 x86 架構(gòu)是一種為了便于編程和提高存儲(chǔ)器訪問效率的芯片設(shè)計(jì)體系，包括兩大主要特點(diǎn)：一是使用微代碼，指令集可以直接在微代碼存儲(chǔ)器里執(zhí)行，新設(shè)計(jì)的處理器，只需增加較少的晶體管電路就可以執(zhí)行同樣的指令集，也可以很快地編寫新的指令集程式；二是擁有龐大的指令集，x86擁有包括雙運(yùn)算元格式、寄存器到寄存器、寄存器到存儲(chǔ)器以及存儲(chǔ)器到寄存器的多種指令類型。

（2）ARM 架構(gòu)：崛起移動(dòng)市場(chǎng)

ARM 架構(gòu)過去稱作進(jìn)階精簡(jiǎn)指令集機(jī)器，是一個(gè) 32 位精簡(jiǎn)指令集處理器架構(gòu)，其廣泛地使用在許多嵌入式系統(tǒng)設(shè)計(jì)，近年來也因其低功耗多核等特點(diǎn)廣泛應(yīng)用在數(shù)據(jù)中心服務(wù)器市場(chǎng)。早期 ARM 指令集架構(gòu)的主要特點(diǎn)：一是體積小、低功耗、低成本、高性能；二是大量使用寄存器，且大多數(shù)數(shù)據(jù)操作都在寄存器中完成，指令執(zhí)行速度更快；三是尋址方式靈活簡(jiǎn)單，執(zhí)行效率高；四是指令長(zhǎng)度固定，可通過多流水線方式提高處理效率。

（3）RISC-V 架構(gòu)：物聯(lián)網(wǎng)時(shí)代的新選擇

RISC-V 是加州大學(xué)伯克利分校設(shè)計(jì)并發(fā)布的一種開源指令集架構(gòu)，其目標(biāo)是成為指令集架構(gòu)領(lǐng)域的 Linux，主要應(yīng)用于物聯(lián)網(wǎng)（IoT）領(lǐng)域，但可擴(kuò)展至高性能計(jì)算領(lǐng)域。RISC-V 采用 BSD?License 發(fā)布，由于允許衍生設(shè)計(jì)和開發(fā)閉源，吸引了一大批公司的關(guān)注，目前已有不少公司開發(fā)基于 RISC-V 的 IP 核，如 Si-Five、臺(tái)灣晶心、阿里平頭哥等已可提供基于 RISC-V 的處理器 IP 核，部分企業(yè)如兆易創(chuàng)新、北京君正等已開發(fā)出基于 RISC-V 的 MCU芯片等。但整體上，由于 RISC-V 產(chǎn)業(yè)生態(tài)還比較薄弱，未來的發(fā)展仍有較長(zhǎng)一段路要走。

（4）MIPS 架構(gòu)：RISC 先驅(qū)

MIPS 是高效精簡(jiǎn)指令集計(jì)算機(jī)體系結(jié)構(gòu)中的一種，MIPS 的優(yōu)勢(shì)主要有三點(diǎn)：一是發(fā)展歷史早，MIPS 在 1990 年代已經(jīng)廣泛使用在服務(wù)器、工作站設(shè)備上。二是在學(xué)術(shù)界影響廣泛，計(jì)算機(jī)體系結(jié)構(gòu)教材都是以 MIPS 為實(shí)際例子。三是 MIPS 在架構(gòu)授權(quán)方面更為開放，授權(quán)門檻遠(yuǎn)低于 x86、ARM，在 2019 年曾經(jīng)有開放授權(quán)的實(shí)際動(dòng)作，并且 MIPS 允許授權(quán)商自行更改設(shè)計(jì)、擴(kuò)展指令，允許二次授權(quán)。

（5）POWER 架構(gòu)：逐漸退出歷史舞臺(tái)

POWER架構(gòu)是由IBM設(shè)計(jì)的一種RISC處理器架構(gòu)，POWER在大型機(jī)領(lǐng)域獨(dú)具優(yōu)勢(shì)。POWER3 是全球首款 64 位架構(gòu)處理器，開始應(yīng)用銅互聯(lián)和 SOI（絕緣體上硅）技術(shù)。直至 POWER9 依然追求最高性能，不僅具備亂序執(zhí)行、智能線程等技術(shù)，還實(shí)現(xiàn)了SMP（對(duì)稱多處理技術(shù)）的硬件一致性處理。POWER 架構(gòu) CPU價(jià)格高昂，主要應(yīng)用于高端服務(wù)器領(lǐng)域，市場(chǎng)份額逐漸減少。

1.2.2. 基于應(yīng)用領(lǐng)域

微處理器根據(jù)應(yīng)用領(lǐng)域，大致可以分為三類：通用微處理器（MPU, Micro Processor Unit）、微控制器（MCU, Micro Controller?Unit）和專用處理器，本文涉及的中央處理器（CPU, Central?Processing Unit）屬于通用微處理器。

（1）通用微處理器

CPU 通常按照面向的市場(chǎng)分為用于服務(wù)器、桌面（臺(tái)式機(jī)/筆記本）、超級(jí)計(jì)算機(jī)等。另外，近年的網(wǎng)絡(luò)安全、嵌入式應(yīng)用也對(duì) CPU 性能提出較高要求，很多網(wǎng)絡(luò)安全、嵌入式系統(tǒng)使用和桌面、服務(wù)器相同級(jí)別的 CPU。

（2）微控制器

MCU 微控制單元，是用于控制類應(yīng)用的低性能、低功耗 CPU。CPU 的主頻一般低于 100MHz，通常率與規(guī)格做適當(dāng)縮減，并將內(nèi)存、常用外設(shè)接口計(jì)數(shù)器、USB、A/D 轉(zhuǎn)換、UART、PLC、DMA等周邊接口，甚至 LCD 驅(qū)動(dòng)電路都整合在單一芯片上，形成芯片級(jí)的計(jì)算機(jī)，主頻、功耗都可以很低，為不同的應(yīng)用場(chǎng)合做不同組合控制。諸如在智能制造、工業(yè)控制、智能家居、遙控器消費(fèi)領(lǐng)域，以及汽車電子、工業(yè)上的步進(jìn)馬達(dá)、機(jī)器手臂的控制等，都大量使用 MCU。

（3）專用處理器

專用處理器實(shí)現(xiàn)面向某一領(lǐng)域的特定功能。例如數(shù)字信號(hào)處理器（DSP，Digital Signal Processor），DSP 芯片也稱數(shù)字信號(hào)處理器，是一種專用于進(jìn)行數(shù)字信號(hào)處理運(yùn)算的微處理器，其主要應(yīng)用是實(shí)時(shí)快速地實(shí)現(xiàn)各種數(shù)字信號(hào)處理算法。DSP 一般專用于某種專用的計(jì)算，一般不會(huì)像 CPU 一樣運(yùn)行通用的操作系統(tǒng)。DSP廣泛應(yīng)用于數(shù)字控制、運(yùn)動(dòng)控制方面的應(yīng)用主要有磁盤驅(qū)動(dòng)控制、引擎控制、激光打印機(jī)控制、噴繪機(jī)控制、馬達(dá)控制、電力系統(tǒng)控制、機(jī)器人控制、高精度伺服系統(tǒng)控制、數(shù)控機(jī)床等。其它專用處理器還有深度學(xué)習(xí)處理器、數(shù)據(jù)庫(kù)加速處理器、安全處理器、類腦計(jì)算芯片等。

1.3. 產(chǎn)業(yè)鏈供應(yīng)關(guān)系

1.3.1. 產(chǎn)業(yè)鏈上游

CPU 的產(chǎn)業(yè)鏈上游包括支撐集成電路設(shè)計(jì)和制造的 EDA 輔助設(shè)計(jì)工具和 IP 服務(wù)，半導(dǎo)體制造設(shè)備、芯片生產(chǎn)測(cè)試流程。目前 CPU 的產(chǎn)業(yè)鏈上游企業(yè)多為國(guó)外知名廠商，具有壟斷優(yōu)勢(shì)，國(guó)產(chǎn)化程度較低。

（1）EDA 輔助設(shè)計(jì)工具(Electronic design automation)

EDA 工具（Electronic Design Automation，電子設(shè)計(jì)自動(dòng)化）是用來輔助芯片設(shè)計(jì)的專用軟件工具，是集成電路設(shè)計(jì)業(yè)的基礎(chǔ)。

EDA 是需要多年積累的高復(fù)雜軟件。從功能類別上，EDA 工具可分為：設(shè)計(jì)自動(dòng)化軟件如邏輯綜合、布局布線等；分析驗(yàn)證軟件如仿真、時(shí)序分析、物理驗(yàn)證等。從設(shè)計(jì)對(duì)象類別上，EDA 工具可分為：模擬電路設(shè)計(jì)軟件；數(shù)字電路設(shè)計(jì)軟件；工藝輔助設(shè)計(jì)軟件等。

（2）IP 服務(wù)

IP 核，又稱知識(shí)產(chǎn)權(quán)核（Intellectual Property Core），是指具有預(yù)先設(shè)計(jì)的功能并且重復(fù)用于其它系統(tǒng)的電路模塊。IP 核類似于軟件模塊，形成了成熟的 IP 設(shè)計(jì)服務(wù)市場(chǎng)。芯片公司無需對(duì)芯片每個(gè)細(xì)節(jié)進(jìn)行設(shè)計(jì)，通過購(gòu)買成熟可靠的 IP 方案，實(shí)現(xiàn)某個(gè)特定功能。這種類似搭積木的開發(fā)模式，縮短了芯片開發(fā)的時(shí)間，有利于搶占市場(chǎng)。

（3）半導(dǎo)體制造設(shè)備

半導(dǎo)體制造設(shè)備是 CPU 芯片制造的基礎(chǔ)，半導(dǎo)體制造流程包括硅片制造、晶圓制造、封裝測(cè)試三個(gè)環(huán)節(jié)，整個(gè)制造流程中晶圓代工廠設(shè)備占比最高約為 80%、檢測(cè)設(shè)備占 8%、封裝設(shè)備約占7%，硅片制造設(shè)備及其他占 5%。

（4）芯片生產(chǎn)測(cè)試流程

在芯片生產(chǎn)環(huán)節(jié)，主要的供應(yīng)鏈節(jié)點(diǎn)包括流片、封裝和測(cè)試。在流片、封裝、測(cè)試方面，國(guó)際主流的企業(yè)是臺(tái)積電、三星等，工藝水平最高達(dá)到 5nm。以流片環(huán)節(jié)為例，2019 年全球十大半導(dǎo)體流片代工廠分別為：臺(tái)積電、三星、格芯、聯(lián)電、中芯國(guó)際、TowerJazz、華虹半導(dǎo)體、VIS、PSC、DongbuHiTek。其中境內(nèi)廠商有中芯國(guó)際、華虹半導(dǎo)體，境內(nèi)企業(yè)占全球市場(chǎng)份額的比重低于 10%，境內(nèi)工藝水平最高達(dá)到 14nm。目前最先進(jìn)的制程被 Intel、積電、三星等公司壟斷。測(cè)試機(jī)臺(tái)研發(fā)企業(yè)，主要有 Advantest、Hontec 等。

編輯：黃飛