摘 要：本文介紹了串型級(jí)聯(lián)編碼的原理，以及它在數(shù)字電視地面?zhèn)鬏斚到y(tǒng)中的應(yīng)用，通過(guò)FPGA設(shè)計(jì)電路實(shí)現(xiàn)編碼過(guò)程，最后說(shuō)明串型級(jí)聯(lián)編碼的應(yīng)用優(yōu)越性。

關(guān)鍵字：FPGA；編碼；串型級(jí)聯(lián)編碼；數(shù)字電視地面?zhèn)鬏斚到y(tǒng)

概述

　　數(shù)字電視地面?zhèn)鬏斚到y(tǒng)是一個(gè)無(wú)線通信系統(tǒng)。無(wú)線信道中，由于環(huán)境的影響，以及外來(lái)無(wú)線信號(hào)的干擾，通信質(zhì)量較有線信道差許多。為了提高系統(tǒng)的抗噪聲性能，必須設(shè)計(jì)合理的信道編譯碼部分，要求不但可以糾隨機(jī)錯(cuò)，更重要是可以糾突發(fā)錯(cuò)。因?yàn)樵谠S多同時(shí)出現(xiàn)隨機(jī)錯(cuò)誤和突發(fā)錯(cuò)誤的復(fù)合信道上，往往發(fā)生一個(gè)錯(cuò)誤會(huì)波及后面一串?dāng)?shù)據(jù)，導(dǎo)致突發(fā)誤碼超過(guò)糾錯(cuò)碼的糾錯(cuò)能力。

　　糾正突發(fā)錯(cuò)誤的一種有效方法是以一個(gè)可以糾正隨機(jī)錯(cuò)誤的碼為內(nèi)碼，而以一個(gè)糾正突發(fā)錯(cuò)誤性能良好的碼作為外碼，構(gòu)成兩級(jí)級(jí)聯(lián)的編碼方式。內(nèi)碼起到為外碼糾正突發(fā)錯(cuò)誤而清除離散誤碼的作用，從而提高信道整體糾錯(cuò)能力。本文基于數(shù)字電視地面?zhèn)鬏斚到y(tǒng)的基帶編碼方案來(lái)介紹串型級(jí)聯(lián)碼的應(yīng)用。

原理

　　由信道編碼理論可知，隨著碼長(zhǎng)n的增加，譯碼錯(cuò)誤概率以指數(shù)方式趨近于零。因此為提高糾錯(cuò)碼有效性，就必須使用長(zhǎng)碼。但碼長(zhǎng)增加，碼率會(huì)相應(yīng)下降，譯碼設(shè)備復(fù)雜性與計(jì)算量也相應(yīng)增加，以致難以實(shí)現(xiàn)。FORNEY于1966年提出了級(jí)聯(lián)碼的概念，有針對(duì)性的解決了這一矛盾。該方法將編碼過(guò)程分為前后串行的幾級(jí)完成，可以滿足信道糾錯(cuò)對(duì)編碼長(zhǎng)度的要求，得到與長(zhǎng)碼相同的糾錯(cuò)能力和高的編碼增益；而且不增加編/譯碼復(fù)雜度。利用級(jí)聯(lián)碼，通過(guò)合理的構(gòu)造方法可以達(dá)到信道編碼定理給出的碼限，構(gòu)造出漸近好碼(SHANNON碼)。

?

?

　　如圖1所示，級(jí)聯(lián)碼一般由內(nèi)碼和外碼兩級(jí)組成，內(nèi)碼是GF(2)上的一個(gè)[n，k]碼，外碼是GF(2k)上的[N，K]碼，編碼規(guī)則如下：
　　(1)先將Kk個(gè)二進(jìn)制信息元?jiǎng)澐殖蒏段，每段有k個(gè)信息元。
　　(2)每段的k個(gè)信息元可看成是GF(2k)上的一個(gè)符號(hào)。將K個(gè)符號(hào)按外碼的編碼規(guī)則編成一個(gè)外碼，碼長(zhǎng)為N，有K個(gè)信息符號(hào)，N-K個(gè)校驗(yàn)符號(hào)，最小碼距為do，碼率Ro=K/N。
　　(3)外碼的每一個(gè)符號(hào)，看成是k個(gè)二進(jìn)制碼元的碼組，輸入內(nèi)碼編碼器，得到一個(gè)內(nèi)碼，碼長(zhǎng)為n，有n-k個(gè)校驗(yàn)元，最小碼距為di，碼率Ri=k/n，由此得到N個(gè)[n,k]內(nèi)碼的碼字序列。兩級(jí)編碼總共得到Nn個(gè)二進(jìn)制碼元，Kk個(gè)信息元，組成[Nn，Kk，dodi]級(jí)聯(lián)碼的碼。

　　由上可知二級(jí)級(jí)聯(lián)碼是一個(gè)[Nn，Kk，dodi]二進(jìn)制線性分組碼，碼率R=RoRi。

　　級(jí)聯(lián)碼的譯碼也對(duì)應(yīng)采用分級(jí)處理。先按內(nèi)碼的規(guī)則譯碼，得到N個(gè)有k個(gè)碼元組成的碼后，再送入外譯碼器，最后由外譯碼器輸出的是經(jīng)過(guò)糾錯(cuò)的Kk個(gè)信息元。

　　兩級(jí)級(jí)聯(lián)編碼時(shí)，如果信道產(chǎn)生少量的隨機(jī)錯(cuò)誤，通過(guò)內(nèi)碼就可以糾錯(cuò)，當(dāng)產(chǎn)生較長(zhǎng)的突發(fā)錯(cuò)誤或隨機(jī)錯(cuò)誤很多，已經(jīng)超過(guò)內(nèi)碼的糾錯(cuò)能力時(shí)，內(nèi)譯碼器輸出的碼子會(huì)有少量的幾個(gè)錯(cuò)誤。這僅相當(dāng)于外碼的幾個(gè)符號(hào)錯(cuò)誤，所以外碼譯碼器能較容易地糾錯(cuò)?？梢钥闯觯?jí)聯(lián)碼用來(lái)糾正錯(cuò)誤情況嚴(yán)重的組合信道錯(cuò)誤非常有效。

　　級(jí)聯(lián)碼的實(shí)現(xiàn)中，內(nèi)碼既可以做純糾錯(cuò)，也可以用做糾錯(cuò)與檢錯(cuò)，但一般情況下，級(jí)聯(lián)碼被用在組合信道中，內(nèi)碼中的某些碼子錯(cuò)誤很多，往往超過(guò)了內(nèi)碼的糾錯(cuò)能力。所以，內(nèi)碼通常僅用來(lái)糾正少量錯(cuò)誤，其主要能力用來(lái)檢錯(cuò)，指出錯(cuò)誤位置；糾錯(cuò)任務(wù)則由外碼譯碼器完成。這樣兩級(jí)譯碼的結(jié)果，得到了好的糾錯(cuò)效果，還使得內(nèi)/外譯碼器均較簡(jiǎn)單，內(nèi)譯碼器是檢錯(cuò)譯碼器，外譯碼器是糾錯(cuò)譯碼器。 　　本質(zhì)上講，級(jí)聯(lián)碼編碼是一種直接序列擴(kuò)頻系統(tǒng)，它把每個(gè)外碼的碼元，用碼長(zhǎng)為n的內(nèi)碼碼子填充，使得系統(tǒng)的帶寬擴(kuò)展，從而提高了系統(tǒng)的抗干擾能力。

FPGA設(shè)計(jì)

　　在數(shù)字電視地面?zhèn)鬏斚到y(tǒng)中，所用的級(jí)聯(lián)碼是外碼為RS(204，188)線性分組碼，內(nèi)碼為碼率可變的(2，1，6)卷積碼，交織為卷積交織。

　　這里只介紹編碼器端設(shè)計(jì)，至于譯碼端電路，由于譯碼方法比較多，電路設(shè)計(jì)不同，不同方案譯碼性能也有很大差距，這里就不作介紹了。

　　Reed_Solomen碼(簡(jiǎn)稱RS碼)是一種多進(jìn)制的BCH碼，在線性分組碼中它的糾錯(cuò)能力和編碼效率是最高的，所以選擇它作為外碼。本方案中的RS(204，188，T=16)是RS(255，239，T=16)的截?cái)啻a。將188字節(jié)的數(shù)據(jù)傳送包隨機(jī)化后，輸入編碼器，通過(guò)RS編碼生成16字節(jié)的監(jiān)督元，最后和188字節(jié)信息元組成RS碼。其碼長(zhǎng)204字節(jié)，可糾8字節(jié)長(zhǎng)的隨機(jī)錯(cuò)誤或突發(fā)錯(cuò)誤，每個(gè)碼元都是有限域GF(256)上的元素。若設(shè)m(x)是信息多項(xiàng)式，g(x)是碼生成多項(xiàng)式，C(x)是碼多項(xiàng)式，整個(gè)編碼步驟如下。

　　(1)先用X乘m(x)，實(shí)際上是把信息碼后附加(n-k)個(gè)“0”。
　　(2)再用g(x)除X，得到商Q(x)和余式r(x)，即
　　Xm(x)/g(x)=Q(x)+r(x)/g(x)
　　(3)編出碼多項(xiàng)式C(x)
　　C(x)=Xm(x)+r(x)

　　根據(jù)其編碼步驟，采用有限域除法電路即可實(shí)現(xiàn)RS編碼，如圖2所示。

　　編碼電路的工作過(guò)程是，首先對(duì)所有寄存器置零，開(kāi)關(guān)接至數(shù)據(jù)處，此時(shí)門連通；然后數(shù)據(jù)依次送入電路，同時(shí)送到輸出端；當(dāng)188字節(jié)信息輸入完畢后，開(kāi)關(guān)切換至校驗(yàn)端，此時(shí)門斷開(kāi)，b0，b1，…，b15里寄存的數(shù)據(jù)就是所需的校驗(yàn)碼元，順序輸出后就得到全部204字節(jié)的RS編碼碼字。

　　卷積碼是一種有記憶的編碼，在任意給定的時(shí)間單元，編碼器的n個(gè)輸出碼字不僅與此時(shí)間單元的k個(gè)輸入有關(guān)，而且也與前m個(gè)輸入有關(guān)。目前國(guó)際上很多通信系統(tǒng)中首選的標(biāo)準(zhǔn)卷積碼為(2，1，6)碼，該碼能使誤碼率達(dá)到最小，且能克服相位誤差。所以在本方案中內(nèi)碼采用(2，1，6)碼，子生成元為(171，133)均為8進(jìn)制。若通過(guò)一個(gè)鑿孔單元對(duì)(2，1，6)碼刪余，還可實(shí)現(xiàn)高碼率傳輸，且在提高碼率的情況下不增加譯碼器的復(fù)雜性。所以整個(gè)電路主要由主卷積編碼電路、控制電路和鑿孔單元電路構(gòu)成。主卷積編碼實(shí)現(xiàn)碼率R=1/2的卷積編碼，然后用一個(gè)鑿孔電路按規(guī)則要求對(duì)輸出碼字中的特定位置予以刪除，以產(chǎn)生較高碼率，例如2/3，3/4等碼率的卷積碼。主卷積碼(1/2碼率)的實(shí)現(xiàn)由6個(gè)移位寄存器構(gòu)成，如圖3示。

　　在兩級(jí)編碼之間，還進(jìn)行了數(shù)據(jù)交織，以進(jìn)一步提高編碼抗干擾性能?？梢圆捎梅纸M交織器，通過(guò)一個(gè)讀寫地址產(chǎn)生器控制數(shù)據(jù)按照不同的順序?qū)懭牒妥x出存儲(chǔ)器，從而達(dá)到數(shù)據(jù)亂序的目的，交織深度M=102，可以滿足使用要求。

結(jié)論

　　在現(xiàn)代通信系統(tǒng)中，信道編碼技術(shù)已經(jīng)得到了廣泛的應(yīng)用。編碼問(wèn)題就是在一定的抗干擾能力要求下，合理設(shè)計(jì)和選擇多余度最小碼字的問(wèn)題，也就是如何使可靠性和有效性能夠合理兼顧的問(wèn)題。串型級(jí)聯(lián)編碼很好地解決了組合信道錯(cuò)誤，使通信系統(tǒng)具有良好的抗干擾能力，短碼的利用也提高了傳輸碼率(相對(duì)同樣糾錯(cuò)效果的長(zhǎng)碼)，串型級(jí)聯(lián)碼還有效地控制了信道編碼設(shè)備的復(fù)雜性。

參考文獻(xiàn)

1 王新梅，肖國(guó)鎮(zhèn).《糾錯(cuò)碼原理與方法》.西安電子科技大學(xué)出版社，1996
2 Digital Video Broadcasting (DVB)，1997
3 張鳴瑞，鄒世開(kāi).《編碼理論》.北京航空航天大學(xué)出版社，1990
4 鄒翊匡鏡明，利用FPGA技術(shù)實(shí)現(xiàn)數(shù)字通信中的交織器和解交織器，《電子技術(shù)應(yīng)用》