1. 概述

對(duì)于許多應(yīng)用，如RF記錄和回放，電子設(shè)備驗(yàn)證和高通道數(shù)數(shù)據(jù)采集都會(huì)產(chǎn)生大量的數(shù)據(jù)。 傳統(tǒng)上，示波器、邏輯分析儀和任意波形發(fā)生器等臺(tái)式儀器系統(tǒng)只能實(shí)現(xiàn)有限的數(shù)據(jù)串流。 隨著儀器的不斷演進(jìn)，儀器可能具有令人難以置信的快速采樣率和高信號(hào)帶寬，但是儀器與PC之間負(fù)責(zé)向用戶返回?cái)?shù)據(jù)以便進(jìn)行處理或存儲(chǔ)的連接總線卻往往是個(gè)瓶頸。 數(shù)據(jù)通信總線的吞吐量可直接影響儀器帶寬接入，進(jìn)而影響整體測(cè)試和測(cè)量時(shí)間。

隨著基于PC的測(cè)量硬件不斷采用更高性能的數(shù)據(jù)總線，這些硬件不僅可以更有效地解決現(xiàn)有應(yīng)用需求，而且還可解決以前無法滿足新的應(yīng)用需求。 PCI Express到PXI Express總線的演進(jìn)進(jìn)一步提高了數(shù)據(jù)傳輸速率。 從儀器經(jīng)由控制器到達(dá)硬盤的數(shù)據(jù)串流將儀器的可用內(nèi)存從百兆字節(jié)提高到千兆字節(jié)。 利用高帶寬PXI Express總線架構(gòu)，數(shù)據(jù)能夠以足夠高的速率實(shí)現(xiàn)硬盤，以支持高端儀器。 現(xiàn)在，隨著讀/寫速度和存儲(chǔ)容量的提高，數(shù)據(jù)流可在比以往更長的測(cè)試時(shí)間周期內(nèi)實(shí)現(xiàn)更快速的采樣率。

2. 典型的串流架構(gòu)

典型串流架構(gòu)的主要目標(biāo)是為了通過儀器高速來回傳輸數(shù)據(jù)以便連續(xù)生成或采集信號(hào)。 執(zhí)行信號(hào)生成任務(wù)時(shí)，上位機(jī)會(huì)從內(nèi)存獲取數(shù)據(jù)，然后通過通信總線傳輸至儀器。 接著儀器會(huì)根據(jù)這些數(shù)據(jù)生成物理信號(hào)。 信號(hào)采集任務(wù)則是反向?qū)崿F(xiàn)：儀器生成的數(shù)據(jù)通過總線傳輸至上位機(jī)，最后存儲(chǔ)在內(nèi)存中。 取決于基本組件與總線接口所搭載的技術(shù)，很多元件都會(huì)給系統(tǒng)帶來吞吐量瓶頸，進(jìn)而降低串流速率。

?

圖1.評(píng)估每個(gè)系統(tǒng)接口，以便實(shí)現(xiàn)最高串流性能來滿足應(yīng)用需求，例如存儲(chǔ)和回放已記錄的RF數(shù)據(jù)。

3. 串流架構(gòu)的發(fā)展

PXI-1標(biāo)準(zhǔn)采用外設(shè)部件互連標(biāo)準(zhǔn)(Peripheral Component Interconnect, PCI)總線來實(shí)現(xiàn)機(jī)箱內(nèi)的PXI模塊與PXI控制器的數(shù)據(jù)交換。 PCI是一種平行總線，其中最常見的是32位位寬*33 MHz頻率。 PXI模塊所采集的數(shù)據(jù)會(huì)通過PCI總線、I/O控制器與內(nèi)部總線，從板載設(shè)備內(nèi)存?zhèn)魉椭料到y(tǒng)內(nèi)存(RAM)。 接著再通過內(nèi)部總線從系統(tǒng)內(nèi)存?zhèn)鬏斨劣脖P。 PXI模塊所產(chǎn)生的數(shù)據(jù)則會(huì)以相反的方向傳輸。

?

圖2.PCI系統(tǒng)的數(shù)據(jù)流架構(gòu)，位于PXI嵌入式控制器和機(jī)箱之間。

根據(jù)規(guī)范，理論上PCI總線的最大帶寬為132 MB/s，可轉(zhuǎn)換為110 MB/s的實(shí)際持續(xù)吞吐量。 由于所有的PCI設(shè)備僅通過一條鏈路與主機(jī)控制器進(jìn)行數(shù)據(jù)通信，因此所有設(shè)備都會(huì)共享110 MB/s的實(shí)際帶寬。 因此就PXI系統(tǒng)而言，PXI機(jī)箱內(nèi)的所有模塊都會(huì)共用PCI總線帶寬。 隨著PXI儀器的性能不斷提高，應(yīng)用也隨之不斷演變，而且模塊與控制器之間需要傳輸?shù)臄?shù)據(jù)量也將持續(xù)增加。 對(duì)于這些應(yīng)用，PCI總線的吞吐量將很快就不夠用。

作為PCI總線的進(jìn)化版，PCI Express保留與PCI的軟件兼容性，并將并行總線替換為高速(2.5 Gb/s)串行總線。它借助稱為“巷道(lane)”的差分信號(hào)線對(duì)發(fā)送數(shù)據(jù)，使各條巷道在各個(gè)方向上具有250 MB/s的帶寬。 多條巷道可組合在一起形成x1（乘一）、x4、x8、x16等典型鏈路帶寬。 x16 Gen1鏈路可提供4 GB/s的單向帶寬。 而且，PCI Express設(shè)備不像PCI那樣與總線上的所有設(shè)備共享帶寬，而是具有專用帶寬。 因此可使用更多的PXI模塊持續(xù)在嵌入式控制器來回傳輸數(shù)據(jù)。

?

圖3：鏈路根據(jù)組合中的通道數(shù)量進(jìn)行定義，并且標(biāo)示為“xN”，N代表巷道數(shù)量。 例如，PCI Express Gen1巷道支持250 MB/s的速率，而PCI Express Gen2巷道則可支持500 MB/s的速率。