1. 概述

對(duì)于許多應(yīng)用，如RF記錄和回放，電子設(shè)備驗(yàn)證和高通道數(shù)數(shù)據(jù)采集都會(huì)產(chǎn)生大量的數(shù)據(jù)。 傳統(tǒng)上，示波器、邏輯分析儀和任意波形發(fā)生器等臺(tái)式儀器系統(tǒng)只能實(shí)現(xiàn)有限的數(shù)據(jù)串流。 隨著儀器的不斷演進(jìn)，儀器可能具有令人難以置信的快速采樣率和高信號(hào)帶寬，但是儀器與PC之間負(fù)責(zé)向用戶(hù)返回?cái)?shù)據(jù)以便進(jìn)行處理或存儲(chǔ)的連接總線(xiàn)卻往往是個(gè)瓶頸。 數(shù)據(jù)通信總線(xiàn)的吞吐量可直接影響儀器帶寬接入，進(jìn)而影響整體測(cè)試和測(cè)量時(shí)間。

隨著基于PC的測(cè)量硬件不斷采用更高性能的數(shù)據(jù)總線(xiàn)，這些硬件不僅可以更有效地解決現(xiàn)有應(yīng)用需求，而且還可解決以前無(wú)法滿(mǎn)足新的應(yīng)用需求。 PCI Express到PXI Express總線(xiàn)的演進(jìn)進(jìn)一步提高了數(shù)據(jù)傳輸速率。 從儀器經(jīng)由控制器到達(dá)硬盤(pán)的數(shù)據(jù)串流將儀器的可用內(nèi)存從百兆字節(jié)提高到千兆字節(jié)。 利用高帶寬PXI Express總線(xiàn)架構(gòu)，數(shù)據(jù)能夠以足夠高的速率實(shí)現(xiàn)硬盤(pán)，以支持高端儀器。 現(xiàn)在，隨著讀/寫(xiě)速度和存儲(chǔ)容量的提高，數(shù)據(jù)流可在比以往更長(zhǎng)的測(cè)試時(shí)間周期內(nèi)實(shí)現(xiàn)更快速的采樣率。

2. 典型的串流架構(gòu)

典型串流架構(gòu)的主要目標(biāo)是為了通過(guò)儀器高速來(lái)回傳輸數(shù)據(jù)以便連續(xù)生成或采集信號(hào)。 執(zhí)行信號(hào)生成任務(wù)時(shí)，上位機(jī)會(huì)從內(nèi)存獲取數(shù)據(jù)，然后通過(guò)通信總線(xiàn)傳輸至儀器。 接著儀器會(huì)根據(jù)這些數(shù)據(jù)生成物理信號(hào)。 信號(hào)采集任務(wù)則是反向?qū)崿F(xiàn)：儀器生成的數(shù)據(jù)通過(guò)總線(xiàn)傳輸至上位機(jī)，最后存儲(chǔ)在內(nèi)存中。 取決于基本組件與總線(xiàn)接口所搭載的技術(shù)，很多元件都會(huì)給系統(tǒng)帶來(lái)吞吐量瓶頸，進(jìn)而降低串流速率。

?

圖1.評(píng)估每個(gè)系統(tǒng)接口，以便實(shí)現(xiàn)最高串流性能來(lái)滿(mǎn)足應(yīng)用需求，例如存儲(chǔ)和回放已記錄的RF數(shù)據(jù)。

3. 串流架構(gòu)的發(fā)展

PXI-1標(biāo)準(zhǔn)采用外設(shè)部件互連標(biāo)準(zhǔn)(Peripheral Component Interconnect, PCI)總線(xiàn)來(lái)實(shí)現(xiàn)機(jī)箱內(nèi)的PXI模塊與PXI控制器的數(shù)據(jù)交換。 PCI是一種平行總線(xiàn)，其中最常見(jiàn)的是32位位寬*33 MHz頻率。 PXI模塊所采集的數(shù)據(jù)會(huì)通過(guò)PCI總線(xiàn)、I/O控制器與內(nèi)部總線(xiàn)，從板載設(shè)備內(nèi)存?zhèn)魉椭料到y(tǒng)內(nèi)存(RAM)。 接著再通過(guò)內(nèi)部總線(xiàn)從系統(tǒng)內(nèi)存?zhèn)鬏斨劣脖P(pán)。 PXI模塊所產(chǎn)生的數(shù)據(jù)則會(huì)以相反的方向傳輸。

?

圖2.PCI系統(tǒng)的數(shù)據(jù)流架構(gòu)，位于PXI嵌入式控制器和機(jī)箱之間。

根據(jù)規(guī)范，理論上PCI總線(xiàn)的最大帶寬為132 MB/s，可轉(zhuǎn)換為110 MB/s的實(shí)際持續(xù)吞吐量。 由于所有的PCI設(shè)備僅通過(guò)一條鏈路與主機(jī)控制器進(jìn)行數(shù)據(jù)通信，因此所有設(shè)備都會(huì)共享110 MB/s的實(shí)際帶寬。 因此就PXI系統(tǒng)而言，PXI機(jī)箱內(nèi)的所有模塊都會(huì)共用PCI總線(xiàn)帶寬。 隨著PXI儀器的性能不斷提高，應(yīng)用也隨之不斷演變，而且模塊與控制器之間需要傳輸?shù)臄?shù)據(jù)量也將持續(xù)增加。 對(duì)于這些應(yīng)用，PCI總線(xiàn)的吞吐量將很快就不夠用。

作為PCI總線(xiàn)的進(jìn)化版，PCI Express保留與PCI的軟件兼容性，并將并行總線(xiàn)替換為高速(2.5 Gb/s)串行總線(xiàn)。它借助稱(chēng)為“巷道(lane)”的差分信號(hào)線(xiàn)對(duì)發(fā)送數(shù)據(jù)，使各條巷道在各個(gè)方向上具有250 MB/s的帶寬。 多條巷道可組合在一起形成x1（乘一）、x4、x8、x16等典型鏈路帶寬。 x16 Gen1鏈路可提供4 GB/s的單向帶寬。 而且，PCI Express設(shè)備不像PCI那樣與總線(xiàn)上的所有設(shè)備共享帶寬，而是具有專(zhuān)用帶寬。 因此可使用更多的PXI模塊持續(xù)在嵌入式控制器來(lái)回傳輸數(shù)據(jù)。

?

圖3：鏈路根據(jù)組合中的通道數(shù)量進(jìn)行定義，并且標(biāo)示為“xN”，N代表巷道數(shù)量。 例如，PCI Express Gen1巷道支持250 MB/s的速率，而PCI Express Gen2巷道則可支持500 MB/s的速率。

PXI Express機(jī)箱可容納PXI或PXI Express模塊，因此可輕松適應(yīng)不同的應(yīng)用。 但由于儀器功能越來(lái)越豐富，總線(xiàn)技術(shù)也越來(lái)越精進(jìn)，因此隨著PCI Express 2.0規(guī)范(也稱(chēng)為PCI Express Gen2)的推出，PCI總線(xiàn)可提供更高的帶寬。 PCI Express Gen2總線(xiàn)的比特率增加了一倍，從2.5 GT/s提高到5.0 GT/s，因而提供了兩倍于PCI Express Gen1的數(shù)據(jù)傳輸速率，同時(shí)保留與PCI Express Gen1的完整軟硬件向后兼容性。 PXI Express也在不斷地利用最先進(jìn)的PCI Express技術(shù)進(jìn)步。

例如，NI PXIe-8133嵌入式控制器采用了PCI Express 2.0，提供了4組x4 Gen 2 PCI Express鏈路來(lái)連接PXI機(jī)箱背板。 PXIe-8133嵌入式控制器的系統(tǒng)總帶寬高達(dá)6.4 GB/s，相較于采用PCI Express Gen1鏈路的前一代嵌入式控制器，足足提高了一倍。

?

圖4.利用PCI Express Gen2，用戶(hù)可同時(shí)串流更大量的I/O通道，進(jìn)而構(gòu)建更大型、更復(fù)雜的數(shù)據(jù)記錄/回放應(yīng)用。

PXIe-8133嵌入式控制器連接著處理器與板載PCIe開(kāi)關(guān)之間的x16 Gen2鏈路， 板載PCIe開(kāi)關(guān)提供了4組x4 PCIe鏈路，連接至帶寬為6.4 GB/s的PXIe-1075機(jī)箱。 PXIe-8133的內(nèi)存控制器搭載最先進(jìn)的處理器技術(shù)，可連接DDR3 1333 MHz DRAM的兩個(gè)通道，并且提供8 GB/s的總內(nèi)存吞吐量。強(qiáng)大的PCIe Gen2技術(shù)與高內(nèi)存容量均提高了系統(tǒng)總帶寬。 通過(guò)這一配置，PXIe-8133搭配PXIe-1075機(jī)箱即可充分利用機(jī)箱帶寬，實(shí)現(xiàn)6.4 GB/s的系統(tǒng)總帶寬?；谶@一架構(gòu)，機(jī)箱與嵌入式控制器的組合現(xiàn)在可匹配相應(yīng)的機(jī)箱帶寬容量，并且隨著機(jī)箱設(shè)計(jì)的演變，將可實(shí)現(xiàn)更高的數(shù)據(jù)吞吐量。

4. 點(diǎn)對(duì)點(diǎn)串流架構(gòu)

有些高吞吐量應(yīng)用對(duì)于通信延遲和數(shù)據(jù)帶寬容量有嚴(yán)苛的要求， 對(duì)于這類(lèi)應(yīng)用，利用最新的P2P串流技術(shù)是不錯(cuò)的選擇。 NI P2P串流技術(shù)采用PCI Express，可直接在多個(gè)儀器之間點(diǎn)對(duì)點(diǎn)傳輸數(shù)據(jù)，不需經(jīng)過(guò)主處理器或內(nèi)存。 因此系統(tǒng)中的設(shè)備無(wú)需額外占用系統(tǒng)資源即可共享信息。

?

圖5. 使用P2P技術(shù)，數(shù)據(jù)包無(wú)需再經(jīng)過(guò)系統(tǒng)主控制器內(nèi)存，這樣設(shè)備之間便可確定地傳輸數(shù)據(jù)。

5. 優(yōu)化串流架構(gòu)

一般來(lái)說(shuō)，對(duì)于需要高速數(shù)據(jù)串流的應(yīng)用，必須從整體上審視整個(gè)數(shù)據(jù)傳輸架構(gòu)，包括模塊、背板以及控制器，這樣才能全面了解平臺(tái)的性能。 在以前的串流架構(gòu)選項(xiàng)中，NI PXI Express嵌入式控制器內(nèi)置的PCI Express鏈路提供足夠的帶寬來(lái)盡可能多地傳輸來(lái)自機(jī)箱的數(shù)據(jù)。 在評(píng)估其他廠商的設(shè)計(jì)方案時(shí)，廠商的某些選擇可能會(huì)影響系統(tǒng)的整體帶寬容量。

?

圖6. 評(píng)估嵌入式控制器與機(jī)箱選項(xiàng)時(shí)，需要考慮架構(gòu)設(shè)計(jì)選項(xiàng)，以盡可能避免系統(tǒng)瓶頸。

以圖7為例，其他廠商的PXI Express嵌入式控制器在CPU與板載PCIe開(kāi)關(guān)之間采用了PCI Express x8 Gen1鏈路，因此限制了機(jī)箱與處理器之間的帶寬。 雖然其余系統(tǒng)部分可處理高達(dá)8 GB/s的串流需求，但是所選用的嵌入式控制器架構(gòu)仍會(huì)導(dǎo)致系統(tǒng)總帶寬僅限于2.0 GB/s。因此在設(shè)計(jì)串流系統(tǒng)時(shí)，必須確保系統(tǒng)元件之間能彼此配合，以實(shí)現(xiàn)各自的帶寬規(guī)范級(jí)別。

相較之下，NI最新的PXI Express平臺(tái)產(chǎn)品、機(jī)箱、嵌入式控制器都已針對(duì)這些高吞吐量應(yīng)用進(jìn)行了優(yōu)化。 PXIe-1085采用最新的PCI Express Gen3技術(shù)，并與搭載Intel Xeon八核心處理器的PXIe-8880配合使用。 NI PXIe-1085的插槽均為混合插槽，以便支持PXI 或PXI Express模塊。 總之，這款機(jī)箱可為測(cè)試/測(cè)量應(yīng)用提供出色的性能和靈活性。

?

圖7. PXI Express系統(tǒng)利用PC總線(xiàn)的技術(shù)優(yōu)勢(shì)來(lái)持續(xù)提高數(shù)據(jù)帶寬容量，進(jìn)而滿(mǎn)足最新的測(cè)試應(yīng)用需求。

PXIe-8880嵌入式控制器通過(guò)x16 和x8 PCIe Gen 3 鏈路連接至帶寬為25.6 GB/s的PXIe-1085機(jī)箱。 PXIe-8880內(nèi)存控制器采用最先進(jìn)的處理器技術(shù)，可連接至DDR4 1866 MHz DRAM的三個(gè)通道，提供了高達(dá)30 GB/s的總內(nèi)存吞吐量。強(qiáng)大的PCIe Gen2技術(shù)與高內(nèi)存容量使得系統(tǒng)總帶寬比上一代產(chǎn)品提高了一倍，而相比其他廠商的產(chǎn)品則高出三倍之多。 這些PXI Express平臺(tái)產(chǎn)品集成于單個(gè)機(jī)箱之中，能夠以最大速率實(shí)現(xiàn)更高性能的儀器串流。

6. 結(jié)論

應(yīng)用的串流性能取決于系統(tǒng)的多個(gè)因素。 評(píng)估串流架構(gòu)的每個(gè)鏈路對(duì)于獲得最大整體系統(tǒng)吞吐量至關(guān)重要。 利用最新的PXI Express技術(shù)優(yōu)勢(shì)，系統(tǒng)的帶寬最高可達(dá)到25.6 GB/s。高帶寬容量結(jié)合機(jī)箱的靈活性可支持多種PXI或PXI Express模塊，滿(mǎn)足各種應(yīng)用的需求，同時(shí)也可適應(yīng)未來(lái)不斷演變的儀器。