一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

電子發(fā)燒友App

硬聲App

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

電子發(fā)燒友網(wǎng)>電子技術(shù)應(yīng)用>實(shí)驗(yàn)中心>電子實(shí)驗(yàn)>加法電路實(shí)驗(yàn)

加法電路實(shí)驗(yàn)

收藏

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴

評(píng)論

查看更多

相關(guān)推薦

基于Verilog的經(jīng)典數(shù)字電路設(shè)計(jì)(1)加法

加法器是非常重要的,它不僅是其它復(fù)雜算術(shù)運(yùn)算的基礎(chǔ),也是 CPU 中 ALU 的核心部件(全加器)。
2023-10-09 16:00:5193

加法合成器開源分享

電子發(fā)燒友網(wǎng)站提供《加法合成器開源分享.zip》資料免費(fèi)下載
2023-07-13 11:05:000

鏡像加法器的電路結(jié)構(gòu)及仿真設(shè)計(jì)

鏡像加法器是一個(gè)經(jīng)過改進(jìn)的加法電路,首先,它取消了進(jìn)位反相門;
2023-07-07 14:20:50413

4位加法器的構(gòu)建

電子發(fā)燒友網(wǎng)站提供《4位加法器的構(gòu)建.zip》資料免費(fèi)下載
2023-07-04 11:20:070

加法器的工作原理及電路解析

加法器是一種執(zhí)行二進(jìn)制數(shù)相加的數(shù)字電路。它是最簡單的數(shù)字加法器,您只需使用兩個(gè)邏輯門即可構(gòu)建一個(gè);一個(gè)異或門和一個(gè) AND 門。
2023-06-29 14:35:251320

加法器的工作原理和電路解析

加法器可以是半加法器或全加法器。不同之處在于半加法器僅用于將兩個(gè) 1 位二進(jìn)制數(shù)相加,因此其總和只能從 0 到 2。為了提高這種性能,開發(fā)了FullAdder。它能夠添加三個(gè) 1 位二進(jìn)制數(shù),實(shí)現(xiàn)從 0 到 3 的總和范圍,可以用兩個(gè)輸出位 (“11”) 表示。
2023-06-29 14:27:351542

實(shí)用電路分享-同相加法

同相加法器(又稱為同相組合器、輸入能量合成器、同相求和器)是一種電子電路器件,主要應(yīng)用在通信、信號(hào)處理、調(diào)試和測量等領(lǐng)域。
2023-06-13 14:53:323644

加法器的原理及采用加法器的原因

有關(guān)加法器的知識(shí),加法器是用來做什么的,故名思義,加法器是為了實(shí)現(xiàn)加法的,它是一種產(chǎn)生數(shù)的和的裝置,那么加法器的工作原理是什么,為什么要采用加法器,下面具體來看下。
2023-06-09 18:04:172245

同相加法器的應(yīng)用領(lǐng)域

同相加法器(又稱為同相組合器、輸入能量合成器、同相求和器)是一種電子電路器件,主要應(yīng)用在通信、信號(hào)處理、調(diào)試和測量等領(lǐng)域。
2023-06-06 17:21:13570

指針的加法操作

指針的加法操作我們見過很多,但是減法操作遇到的好像很少。
2023-03-29 10:12:35200

二進(jìn)制加法的實(shí)現(xiàn)細(xì)節(jié)

在之前的文章里,曾經(jīng)多次提到過二進(jìn)制加法的數(shù)字電路,這里詳細(xì)說說它的細(xì)節(jié)。
2023-03-23 13:58:17659

反相加法運(yùn)算電路的應(yīng)用

加法放大器的一般設(shè)計(jì)如以下電路所示。普通反相放大器電路在其反相輸入端只有一個(gè)電壓/輸入。如果更多輸入電壓如圖所示連接到反相輸入端子,則結(jié)果輸出將是所有施加的輸入電壓的總和,但是是反相的。
2023-01-08 10:40:321437

如何使用LM358運(yùn)算放大器來演示加法電路

運(yùn)算放大器(Opamp)有許多有趣的應(yīng)用,我們已經(jīng)使用運(yùn)算放大器創(chuàng)建了許多電路。今天我們將研究運(yùn)算放大器的另一個(gè)應(yīng)用,即添加兩個(gè)或多個(gè)輸入電壓,該電路稱為求和放大器或運(yùn)算放大器加法器。在這里,我們將使用 LM358 運(yùn)算放大器來演示加法電路。
2022-11-11 15:29:297919

加減法器實(shí)驗(yàn)

一、? 實(shí)驗(yàn)目的 1.了解二進(jìn)制加法加法計(jì)數(shù)器的工作過程。 2.學(xué)會(huì)計(jì)數(shù)器的調(diào)整及測試。
2022-10-20 11:49:442

運(yùn)算放大器的同相加法器和反相加法

  運(yùn)算放大器構(gòu)成加法器 可以分為同相加法器和反相加法
2022-08-05 17:17:3819647

超前進(jìn)位加法器是如何實(shí)現(xiàn)記憶的呢

行波進(jìn)位加法器和超前進(jìn)位加法器都是加法器,都是在邏輯電路中用作兩個(gè)數(shù)相加的電路。我們再來回顧一下行波進(jìn)位加法器。
2022-08-05 16:45:00639

集成運(yùn)算放大電路實(shí)驗(yàn)

集成運(yùn)算放大電路實(shí)驗(yàn)實(shí)驗(yàn)目的1. 了解集成運(yùn)算放大器的特點(diǎn)。2. 掌握集成運(yùn)算放大器在信號(hào)運(yùn)算方面的應(yīng)用。實(shí)驗(yàn)原理集成運(yùn)算放大器按照輸入方式可以分為同相、反相、差分三種接法,按照輸入電壓與輸出電壓的運(yùn)算關(guān)系可以分為比例、加法、減法、積分、微分等,輸入方式和運(yùn)算關(guān)系組合起來,可以構(gòu)成各種運(yùn)算放大器。
2008-09-22 12:18:59

實(shí)驗(yàn)二、80C51匯編語言編程實(shí)驗(yàn):編寫3字節(jié)二進(jìn)制加法子程序,并用主程序調(diào)用不同的加數(shù)和被加數(shù)來檢測該

實(shí)驗(yàn)二、80C51匯編語言編程實(shí)驗(yàn):編寫3字節(jié)二進(jìn)制加法子程序,并用主程序調(diào)用不同的加數(shù)和被加數(shù)來檢測該子程序的正確性。需考慮有進(jìn)位和無進(jìn)位情況。 報(bào)價(jià) 200文章目錄實(shí)驗(yàn)二、80C51匯編語言
2021-11-23 09:36:0631

計(jì)算機(jī)組成原理、數(shù)字邏輯之加法器詳解

加法器的實(shí)現(xiàn)在解釋這個(gè)半加法器之前,要明白計(jì)算機(jī)其實(shí)就是靠簡單電路集成起來的復(fù)雜電路而已,而構(gòu)成這些復(fù)雜電路最簡單的邏輯電路就是“與”、“或”、“非”。而在他們的基礎(chǔ)之上進(jìn)行組合,...
2021-11-11 12:06:0320

加法器設(shè)計(jì)代碼參考

介紹各種加法器的Verilog代碼和testbench。
2021-05-31 09:23:4219

如何利用基礎(chǔ)門電路進(jìn)行加法計(jì)算和觸發(fā)器

二進(jìn)制加法 我已經(jīng)忘了是什么時(shí)候?qū)W的加法了,應(yīng)該是小學(xué)吧,先學(xué)10以內(nèi)的,再學(xué)100以內(nèi)的,然后不管多大的數(shù)都可以隨便加了,算式很簡單,就是逢10進(jìn)1。 下面這個(gè)式子是一個(gè)萬以內(nèi)的加法: 相應(yīng)
2021-04-29 11:06:034582

加法器產(chǎn)生數(shù)和的裝置實(shí)驗(yàn)工程文件資料合集免費(fèi)下載

本文檔的主要內(nèi)容詳細(xì)介紹的是加法器產(chǎn)生數(shù)和的裝置實(shí)驗(yàn)工程文件資料合集免費(fèi)下載。
2021-03-08 15:22:193

加法器是如何實(shí)現(xiàn)的

 verilog實(shí)現(xiàn)加法器,從底層的門級(jí)電路級(jí)到行為級(jí),本文對(duì)其做出了相應(yīng)的闡述。
2021-02-18 14:53:525005

加法器工作原理_加法器邏輯電路

。在電子學(xué)中,加法器是一種數(shù)位電路,其可進(jìn)行數(shù)字的加法計(jì)算。三碼,主要的加法器是以二進(jìn)制作運(yùn)算。由于負(fù)數(shù)可用二的補(bǔ)數(shù)來表示,所以加減器也就不那么必要。
2021-02-18 14:40:3129303

加法網(wǎng)絡(luò)再突破—NeurIPS 2020 Spotlight

華為諾亞方舟實(shí)驗(yàn)室聯(lián)合悉尼大學(xué)發(fā)布論文《Kernel Based Progressive Distillation for Adder Neural Networks》,提出了針對(duì)加法神經(jīng)網(wǎng)...
2020-12-08 22:11:53158

數(shù)字電路加法器和減法器邏輯圖分析

多位二進(jìn)制減法器,是由加法電路構(gòu)成的;在加法電路的基礎(chǔ)上,減法與加法采用同一套電路,實(shí)現(xiàn)加減法共用。
2020-09-01 16:02:0918552

二進(jìn)制加法電路框圖

二進(jìn)制加法器是半加器和全加法器形式的運(yùn)算電路,用于將兩個(gè)二進(jìn)制數(shù)字加在一起.
2019-06-22 10:56:3823032

加法器原理

。在電子學(xué)中,加法器是一種數(shù)位電路,其可進(jìn)行數(shù)字的加法計(jì)算。三碼,主要的加法器是以二進(jìn)制作運(yùn)算。由于負(fù)數(shù)可用二的補(bǔ)數(shù)來表示,所以加減器也就不那么必要。
2019-06-19 14:20:3923685

模擬電路實(shí)驗(yàn)教程之基本運(yùn)算電路的詳細(xì)資料說明

本文檔的主要內(nèi)容詳細(xì)介紹的是模擬電路實(shí)驗(yàn)教程之基本運(yùn)算電路的詳細(xì)資料說明。一。實(shí)驗(yàn)目的1.掌握反相比例運(yùn)算、同相比例運(yùn)算、加法、減法運(yùn)算電路的原理,設(shè)計(jì)方法及測試方法。2.能正確分析運(yùn)算精度與運(yùn)算電路中各元件參數(shù)之間的關(guān)系。
2019-05-27 17:26:5122

加法和減法運(yùn)算電路性能特點(diǎn)及值計(jì)算方法

4.1.3加法和減法運(yùn)算電路
2019-04-18 06:03:0014462

12位加法器的實(shí)驗(yàn)原理和設(shè)計(jì)及腳本及結(jié)果資料說明

加法器是數(shù)字系統(tǒng)中的基本邏輯器件。例如:為了節(jié)省資源,減法器和硬件乘法器都可由加法器來構(gòu)成。但寬位加法器的設(shè)計(jì)是很耗費(fèi)資源的,因此在實(shí)際的設(shè)計(jì)和相關(guān)系統(tǒng)的開發(fā)中需要注意資源的利用率和進(jìn)位速度等兩方面的問題。
2019-04-15 08:00:004

反相加法器EWB電路仿真的詳細(xì)資料免費(fèi)下載

本文檔的主要內(nèi)容詳細(xì)介紹的是反相加法器EWB電路仿真的詳細(xì)資料免費(fèi)下載。
2018-09-21 15:38:1012

4位加法器EWB電路仿真詳細(xì)資料免費(fèi)下載

本文檔的主要內(nèi)容詳細(xì)介紹的是4位加法器EWB電路仿真詳細(xì)資料免費(fèi)下載。
2018-09-19 16:25:5324

反相加法器原理圖與電路

一、什么是加法加法器是為了實(shí)現(xiàn)加法的。即是產(chǎn)生數(shù)的和的裝置。加數(shù)和被加數(shù)為輸入,和數(shù)與進(jìn)位為輸出的裝置為半
2018-03-16 15:57:1920303

加法器內(nèi)部電路原理

加法器是產(chǎn)生數(shù)的和的裝置。加數(shù)和被加數(shù)為輸入,和數(shù)與進(jìn)位為輸出的裝置為半加器。若加數(shù)、被加數(shù)與低位的進(jìn)位數(shù)為輸入,而和數(shù)與進(jìn)位為輸出則為全加器。常用作計(jì)算機(jī)算術(shù)邏輯部件,執(zhí)行邏輯操作、移位與指令調(diào)用。
2018-01-29 11:28:2679946

反相加法電路與原理

加法器是為了實(shí)現(xiàn)加法的。即是產(chǎn)生數(shù)的和的裝置。加數(shù)和被加數(shù)為輸入,和數(shù)與進(jìn)位為輸出的裝置為半加器。若加數(shù)、被加數(shù)與低位的進(jìn)位數(shù)為輸入,而和數(shù)與進(jìn)位為輸出則為全加器。常用作計(jì)算機(jī)算術(shù)邏輯部件,執(zhí)行邏輯操作、移位與指令調(diào)用。
2018-01-29 10:49:5030686

加法電路設(shè)計(jì)方案匯總(八款模擬電路設(shè)計(jì)原理詳解)

加法器是產(chǎn)生數(shù)的和的裝置。加數(shù)和被加數(shù)為輸入,和數(shù)與進(jìn)位為輸出的裝置為半加器。若加數(shù)、被加數(shù)與低位的進(jìn)位數(shù)為輸入,而和數(shù)與進(jìn)位為輸出則為全加器。常用作計(jì)算機(jī)算術(shù)邏輯部件,執(zhí)行邏輯操作、移位與指令調(diào)用。在電子學(xué)中,加法器是一種數(shù)位電路,其可進(jìn)行數(shù)字的加法計(jì)算。
2018-01-17 10:42:03134108

基于邏輯門電路設(shè)計(jì)加法器分析

計(jì)算機(jī)所做的計(jì)算處理只有加法,有了加法就可以用加法計(jì)算除法,乘法,減法。而計(jì)算機(jī)所處理的數(shù)據(jù)也只是二進(jìn)制數(shù)也就是0和1。下面簡單闡述二進(jìn)制加法機(jī)的構(gòu)造原理,這是cpu計(jì)算單元的基本計(jì)算原理。
2017-11-13 15:22:255297

音頻運(yùn)放加法電路_njm4558 音頻運(yùn)放電路

在電子學(xué)中,加法器是一種數(shù)位電路,其可進(jìn)行數(shù)字的加法計(jì)算。加法器是產(chǎn)生數(shù)的和的裝置。加數(shù)和被加數(shù)為輸入,和數(shù)與進(jìn)位為輸出的裝置為半加器。若加數(shù)、被加數(shù)與低位的進(jìn)位數(shù)為輸入,而和數(shù)與進(jìn)位為輸出則為全加器。常用作計(jì)算機(jī)算術(shù)邏輯部件,執(zhí)行邏輯操作、移位與指令調(diào)用。
2017-08-16 12:06:4516643

加法器與減法器_反相加法器與同相加法

加法器是產(chǎn)生數(shù)的和的裝置。加數(shù)和被加數(shù)為輸入,和數(shù)與進(jìn)位為輸出的裝置為半加器。減法電路是基本集成運(yùn)放電路的一種,減法電路可以由反相加法電路構(gòu)成,也可以由差分電路構(gòu)成。基本集成運(yùn)放電路有加、減、積分和微分等四種運(yùn)算。一般是由集成運(yùn)放外加反饋網(wǎng)絡(luò)所構(gòu)成的運(yùn)算電路來實(shí)現(xiàn)。
2017-08-16 11:09:48157219

同相加法電路圖_反相加法電路圖_運(yùn)放加法電路圖解析

在電子學(xué)中,加法器是一種數(shù)位電路,其可進(jìn)行數(shù)字的加法計(jì)算。加法器是產(chǎn)生數(shù)的和的裝置。加數(shù)和被加數(shù)為輸入,和數(shù)與進(jìn)位為輸出的裝置為半加器。若加數(shù)、被加數(shù)與低位的進(jìn)位數(shù)為輸入,而和數(shù)與進(jìn)位為輸出則為全加器。常用作計(jì)算機(jī)算術(shù)邏輯部件,執(zhí)行邏輯操作、移位與指令調(diào)用。
2017-08-16 10:21:31143816

加法電路原理_二進(jìn)制加法器原理_與非門二進(jìn)制加法

加法器是產(chǎn)生數(shù)的和的裝置。加數(shù)和被加數(shù)為輸入,和數(shù)與進(jìn)位為輸出的裝置為半加器。
2017-08-16 09:39:3421204

加法器是什么?加法器的原理,類型,設(shè)計(jì)詳解

加法器是為了實(shí)現(xiàn)加法的。即是產(chǎn)生數(shù)的和的裝置。加數(shù)和被加數(shù)為輸入,和數(shù)與進(jìn)位為輸出的裝置為半加器。若加數(shù)、被加數(shù)與低位的進(jìn)位數(shù)為輸入,而和數(shù)與進(jìn)位為輸出則為全加器。
2017-06-06 08:45:0122064

運(yùn)算電路:同相加法運(yùn)算電路與反相加法運(yùn)算電路解析

加法運(yùn)算電路能實(shí)現(xiàn)多個(gè)模擬量的求和運(yùn)算。圖1所示為一個(gè)3個(gè)輸入信號(hào)的反相加法運(yùn)算電路
2017-05-15 09:41:34188724

模擬電路實(shí)驗(yàn)--差動(dòng)放大電路實(shí)驗(yàn)

模擬電路實(shí)驗(yàn)--差動(dòng)放大電路實(shí)驗(yàn)
2017-02-07 15:05:004

基于Skewtolerant Domino的新型高速加法

基于Skewtolerant Domino的新型高速加法
2017-01-22 20:29:218

模擬電路實(shí)驗(yàn)--差動(dòng)放大電路實(shí)驗(yàn)

模擬電路實(shí)驗(yàn)--差動(dòng)放大電路實(shí)驗(yàn)
2016-12-29 18:52:251

加、減法器—數(shù)字邏輯電路加法器_實(shí)驗(yàn)

實(shí)驗(yàn)目的: 1.了解二進(jìn)制加法加法計(jì)數(shù)器的工作過程。 2.學(xué)會(huì)計(jì)數(shù)器的調(diào)整及測試。
2016-10-11 17:41:5961

同相加法電路原理與同相加法器計(jì)算

同相加法器輸入阻抗高,輸出阻抗低 反相加法器輸入阻抗低,輸出阻抗高.加法器是一種數(shù)位電路,其可進(jìn)行數(shù)字的加法計(jì)算。當(dāng)選用同相加法器時(shí),如A輸入信號(hào)時(shí),因?yàn)槭峭?b style="color: red">加法器,輸入阻抗高,這樣信號(hào)不太容易流入加法器,反而更容易流入B端。
2016-09-13 17:23:3354133

二進(jìn)制加法程序【C語言版】

二進(jìn)制加法程序【C語言版】二進(jìn)制加法程序【C語言版】二進(jìn)制加法程序【C語言版】二進(jìn)制加法程序【C語言版】
2015-12-29 11:03:514

二進(jìn)制加法程序【匯編版】

二進(jìn)制加法程序【匯編版】二進(jìn)制加法程序【匯編版】二進(jìn)制加法程序【匯編版】二進(jìn)制加法程序【匯編版】
2015-12-29 11:02:063

基于選擇進(jìn)位32位加法器的硬件電路實(shí)現(xiàn)

為了縮短加法電路運(yùn)行時(shí)間,提高FPGA運(yùn)行效率,利用選擇進(jìn)位算法和差額分組算法用硬件電路實(shí)現(xiàn)32位加法器,差額分組中的加法單元是利用一種改進(jìn)的超前進(jìn)位算法實(shí)現(xiàn),選擇進(jìn)位算
2013-09-18 14:32:0533

全加器譯碼器及顯示電路實(shí)驗(yàn)

實(shí)驗(yàn)五 全加器、譯碼器及數(shù)碼顯示電路 一、實(shí)驗(yàn)目的 1、掌握全加器邏輯功能,熟悉集成加法器功能及其使用方法。 2、掌握用七段譯碼器和七段數(shù)碼管顯示十進(jìn)制數(shù)的方法。 3、掌握
2012-07-16 23:01:2237

FPU加法器的設(shè)計(jì)與實(shí)現(xiàn)

浮點(diǎn)運(yùn)算器的核心運(yùn)算部件是浮點(diǎn)加法器,它是實(shí)現(xiàn)浮點(diǎn)指令各種運(yùn)算的基礎(chǔ),其設(shè)計(jì)優(yōu)化對(duì)于提高浮點(diǎn)運(yùn)算的速度和精度相當(dāng)關(guān)鍵。文章從浮點(diǎn)加法器算法和電路實(shí)現(xiàn)的角度給出設(shè)計(jì)
2012-07-06 15:05:4247

測控電路實(shí)驗(yàn)指導(dǎo)書

一、 實(shí)驗(yàn)目的 1.了解信號(hào) 運(yùn)算放大電路 ,反相加法電路,減法電路,積分電路、三運(yùn)放高共模抑制比放大工作原理,放大器性能。 2.通過實(shí)驗(yàn),可以理論聯(lián)系實(shí)際,增加學(xué)生對(duì)運(yùn)算
2011-07-25 17:17:0471

運(yùn)算放大加法電路

電子發(fā)燒友為您提供了運(yùn)算放大加法電路圖!
2011-06-27 09:28:507614

多位快速加法器的設(shè)計(jì)

摘要:加法運(yùn)算在計(jì)算機(jī)中是最基本的,也是最重要的運(yùn)算。傳統(tǒng)的快速加法器是使用超前進(jìn)位加法器,但其存在著電路不規(guī)整,需要長線驅(qū)動(dòng)等缺點(diǎn)。文章提出了采用二叉樹法設(shè)
2010-05-19 09:57:0662

加法電路

加法電路 加法電路的輸出電壓UO是N個(gè)輸入電壓UI1,UI2...UIN的加權(quán)和,它的基本功能可以用數(shù)學(xué)表示式Y(jié)=A1*1+A2*2...+AN*N表示。如圖5.4-1所示。
2010-04-23 15:49:3221655

計(jì)算機(jī)常用的組合邏輯電路:加法

計(jì)算機(jī)常用的組合邏輯電路:加法器 一、加法器 1.半加器: 不考慮進(jìn)位輸入時(shí),兩個(gè)數(shù)碼X n和Y n相加稱為半加。設(shè)半加和為H n ,則H n 的
2010-04-15 13:48:115885

補(bǔ)碼加法,補(bǔ)碼加法計(jì)算原理

補(bǔ)碼加法,補(bǔ)碼加法計(jì)算原理    負(fù)數(shù)用補(bǔ)碼表示后,可以和正數(shù)一樣來處理。這樣,運(yùn)算器里只需要一個(gè)加法器就可以了,不必為了負(fù)數(shù)的加法運(yùn)算,再配一個(gè)減
2010-04-13 11:41:2816742

十進(jìn)制加法器,十進(jìn)制加法器工作原理是什么?

十進(jìn)制加法器,十進(jìn)制加法器工作原理是什么?   十進(jìn)制加法器可由BCD碼(二-十進(jìn)制碼)來設(shè)計(jì),它可以在二進(jìn)制加法器的基礎(chǔ)上加上適當(dāng)?shù)摹靶U边壿媮韺?shí)現(xiàn),該校正邏
2010-04-13 10:58:4112142

加法器,加法器是什么意思

加法器,加法器是什么意思 加法器 :  加法器是為了實(shí)現(xiàn)加法的?! 〖词钱a(chǎn)生數(shù)的和的裝置。加數(shù)和被加數(shù)為輸入,和數(shù)與
2010-03-08 16:48:584923

PLD實(shí)驗(yàn)指導(dǎo)書

PLD實(shí)驗(yàn)指導(dǎo)書:實(shí)驗(yàn)一 Maxplus2 軟件的使用及設(shè)計(jì)流程4實(shí)驗(yàn)二 七段譯碼器的設(shè)計(jì).9實(shí)驗(yàn)三 數(shù)碼管掃描顯示電路.11實(shí)驗(yàn)四 八位加法器的設(shè)計(jì).....14實(shí)驗(yàn)五 搶答器的設(shè)計(jì).16
2010-02-06 14:13:031

級(jí)數(shù)各項(xiàng)加法電路

級(jí)數(shù)各項(xiàng)加法電路
2009-07-20 12:14:18515

級(jí)數(shù)各項(xiàng)加法電路

級(jí)數(shù)各項(xiàng)加法電路
2009-07-17 11:30:47571

加法電路

加法電路
2009-07-08 11:44:02847

4位并行的BCD加法電路

   圖二所示為4位并行的BCD加法電路。其中上面加法器的輸入來自低一級(jí)的BCD數(shù)字。下
2009-03-28 16:35:5411100

電路原理實(shí)驗(yàn)

電路實(shí)驗(yàn)課程簡介 電路實(shí)驗(yàn)課程簡介􀂄􀂄 實(shí)驗(yàn)教學(xué)日歷 實(shí)驗(yàn)教學(xué)日歷􀂄􀂄 實(shí)驗(yàn)評(píng)分標(biāo)準(zhǔn)和課程基本要求 實(shí)驗(yàn)評(píng)分標(biāo)準(zhǔn)和課程基本要求􀂄􀂄
2008-12-17 13:50:1113

采用加法電路的可編程增益放大器電路

采用加法電路的可編程增益放大器電路
2008-12-17 01:41:12642

加法運(yùn)算放大器電路

加法運(yùn)算放大器電路包含有
2008-09-27 17:33:1826549

模擬加法電路

模擬加法電路實(shí)際上有反相
2008-09-27 17:29:118653

反相加法電路

反相加法運(yùn)算電路為若干個(gè)輸入信號(hào)從集成運(yùn)放的反相輸入端引入,輸出信號(hào)為它們反相按比例放大的代數(shù)和。
2008-09-22 11:44:292857

同相加法電路(由LF155組成的)

同相加法電路(由LF155組成的)
2008-01-21 14:16:114618

已全部加載完成