TLK6002是多千兆位收發(fā)器產品組合的一員，旨在用于超高速雙向點對點數據傳輸系統(tǒng)。它專門用于基站RRH（遠程無線電頭）應用，但也可用于其他高速應用。 TLK6002支持0.470 Gbps至6.25 Gbps的串行接口速度。速率支持包括使用單個固定參考時鐘頻率（122.88 MHz或153.6 MHz）的所有CPRI和OBSAI速率（0.6144 /0.768 /1.2288 /1.536 /2.4576 /3.072 /4.9152 /6.144 Gbps）。

TLK6002 20位并行接口采用1.5V或1.8V HSTL單端格式。 20位接口允許并行端的低速信號，因此可以在系統(tǒng)設計中使用低成本FPGA。并行接口可以編程為SDR（單數據速率）或DDR（雙數據速率）模式。線路速率可以設置為滿（≤6.25Gbps），半（≤3.75Gbps），四分之一（≤1.88Gbps）或第八（≤0.94Gbps）?？梢允褂闷骷斎牖蜍浖刂萍拇嫫髟O置線速率。

TLK6002作為物理層接口器件執(zhí)行并行到串行，串行到并行和時鐘提取的數據轉換。串行收發(fā)器接口的最大串行數據速率為6.25 Gbps。

TLK6002在其并行發(fā)送和接收數據總線上接受單端HSTL信號。如果內部8B /10B編碼和解碼被使能，則TCL /B_ [19：0]被TXCLK_A /B鎖存并發(fā)送到內部8b /10b編碼器，其中產生的編碼字被串行化并使用線路時鐘差分傳輸以期望的線速率從SERDES參考時鐘導出。如果禁用內部編碼和解碼，則TDA /B_ [19：0]被定義為20位數據被串行化并根據所需的線路速率進行未經修改的傳輸。

接收方向執(zhí)行串行輸入串行數據的并行轉換，將得到的20位并行數據與恢復的字節(jié)時鐘（RXCLK_A /B）同步。可選的解碼接收數據可在RDA /B_ [19：0]輸出信號上獲得。

串行發(fā)送器和接收器使用帶集成終端電阻的差分電流模式邏輯（CML）實現。

TLK6002提供兩個本地（并行側）和兩個遠程（串行側）環(huán)回模式，用于自檢和系統(tǒng)診斷。

TLK6002具有集成的信號丟失（LOS）檢測功能功能，在串行輸入信號沒有足夠電壓幅度（≤75mV _dfpp ）的條件下置位。注意，當使能接收數據通路數據的信號丟失失敗時（輸入位6.6），輸入信號必須≥150mV _dfpp 。