優(yōu)勢(shì)和特點(diǎn)

• 信噪比(SNR)：65.8 dBFS（f_IN最高為250MHz，500 MSPS）
• 有效位數(shù)(ENOB)：10.5（fIN最高為250 MHz，500 MSPS，?1.0 dBFS）
• 無(wú)雜散動(dòng)態(tài)范圍(SFDR )：80 dBc（f_IN最高為250 MHz，500 MSPS，?1.0 dBFS）
• 出色的線性度：
  - 微分非線性(DNL) = ±0.5 LSB（典型值）
  - 積分非線性(INL) = ±0.6 LSB（典型值）
• 集成16k × 12 FIFO

• FIFO回讀選項(xiàng)
  -- 12位CMOS (62.5MHz)
  -- 6位DDR LVDS接口
  -- SPORT (62.5 MHz)
  -- SPI (25MHz)
• 高速同步功能
• 1 GHz全功率模擬帶寬
• 集成輸入緩沖器
• 片內(nèi)基準(zhǔn)電壓源，無(wú)需外部去耦

產(chǎn)品詳情

AD6641是一款250 MHz帶寬數(shù)字預(yù)失真觀測(cè)接收機(jī)，集成一個(gè)12位500 MSPS ADC、一個(gè)16k × 12 FIFO和一個(gè)多模式后端，用戶可通過(guò)串行端口(SPORT)、SPI接口或12位并行CMOS/6位DDR LVDS端口檢索存儲(chǔ)在集成FIFO存儲(chǔ)器中的數(shù)據(jù)。它具有出色的動(dòng)態(tài)性能和低功耗特性，適合電信應(yīng)用，如要求更寬帶寬的數(shù)字預(yù)失真觀測(cè)路徑等。芯片上集成了全部必需功能，包括采樣保持器與基準(zhǔn)電壓源，可提供完整的信號(hào)轉(zhuǎn)換解決方案。

片內(nèi)FIFO允許通過(guò)ADC捕捉較短的時(shí)間快照，以及以較低速率進(jìn)行回讀。這樣，捕捉的數(shù)據(jù)可以隨時(shí)以低得多的采樣速率進(jìn)行傳輸，信號(hào)處理限制得以降低。FIFO可以在多種用戶可編程模式下工作。在單次捕捉模式下，ADC數(shù)據(jù)在通過(guò)SPI端口發(fā)出信號(hào)或者使用外部FILL±引腳時(shí)捕捉。在連續(xù)捕捉模式下，數(shù)據(jù)持續(xù)加載到FIFO中，并使用FILL±引腳停止該操作。

應(yīng)用

方框圖