完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > 亞穩(wěn)態(tài)
文章:37個 視頻:94個 瀏覽:13440次 帖子:5個
亞穩(wěn)態(tài)的原理、起因、危害、解決辦法及影響和消除仿真詳解
亞穩(wěn)態(tài)是指觸發(fā)器無法在某個規(guī)定時間段內(nèi)達(dá)到一個可確認(rèn)的狀態(tài)。當(dāng)一個觸發(fā)器進(jìn)入亞穩(wěn)態(tài)時,既無法預(yù)測該單元的輸出電平,也無法預(yù)測何時輸出才能穩(wěn)定在某個正確的...
2017-12-02 標(biāo)簽:數(shù)字電路亞穩(wěn)態(tài) 4.5萬 0
FPGA系統(tǒng)中三種方式減少亞穩(wěn)態(tài)的產(chǎn)生
在FPGA系統(tǒng)中,如果數(shù)據(jù)傳輸中不滿足觸發(fā)器的Tsu和Th不滿足,或者復(fù)位過程中復(fù)位信號的釋放相對于有效時鐘沿的恢復(fù)時間(recovery time)不...
2018-06-27 標(biāo)簽:fpga亞穩(wěn)態(tài) 1.1萬 0
亞穩(wěn)態(tài)產(chǎn)生原因、危害及消除方法
亞穩(wěn)態(tài)問題是數(shù)字電路中很重要的問題,因為現(xiàn)實世界是一個異步的世界,所以亞穩(wěn)態(tài)是無法避免的,并且亞穩(wěn)態(tài)應(yīng)該也是面試??嫉目键c。
2022-09-07 標(biāo)簽:存儲器數(shù)字電路亞穩(wěn)態(tài) 1.0萬 0
亞穩(wěn)態(tài)是指觸發(fā)器無法在某個規(guī)定時間段內(nèi)達(dá)到一個可確認(rèn)的狀態(tài)。
2018-09-22 標(biāo)簽:觸發(fā)器亞穩(wěn)態(tài) 9380 0
FPGA系統(tǒng)中三種方法減少亞穩(wěn)態(tài)的產(chǎn)生
在基于FPGA的數(shù)字系統(tǒng)設(shè)計中,異步時序是指時序邏輯電路內(nèi)部寄存器的時鐘來自兩個及以上的時鐘源,如圖1所示,而且時鐘源之間沒有確定的相位關(guān)系。相應(yīng)地,把...
什么是亞穩(wěn)態(tài)?如何克服亞穩(wěn)態(tài)?
亞穩(wěn)態(tài)在電路設(shè)計中是常見的屬性現(xiàn)象,是指系統(tǒng)處于一種不穩(wěn)定的狀態(tài),雖然不是平衡狀態(tài),但可在短時間內(nèi)保持相對穩(wěn)定的狀態(tài)。對工程師來說,亞穩(wěn)態(tài)的存在可以帶來...
2023-05-18 標(biāo)簽:電路設(shè)計熱處理亞穩(wěn)態(tài) 5334 0
亞穩(wěn)態(tài)的定義和在設(shè)計中的問題分析
通常情況下(已知復(fù)位信號與時鐘的關(guān)系),最大的缺點在于異步復(fù)位導(dǎo)致設(shè)計變成了異步時序電路,如果復(fù)位信號出現(xiàn)毛刺,將會導(dǎo)致觸發(fā)器的誤動作,影響設(shè)計的穩(wěn)定...
2018-03-15 標(biāo)簽:亞穩(wěn)態(tài)同步復(fù)位異步復(fù)位 4150 0
FPGA中復(fù)位電路的亞穩(wěn)態(tài)技術(shù)詳解
只要系統(tǒng)中有異步元件,亞穩(wěn)態(tài)就是無法避免的,亞穩(wěn)態(tài)主要發(fā)生在異步信號檢測、跨時鐘域信號傳輸以及復(fù)位電路等常用設(shè)計中。
2020-09-30 標(biāo)簽:fpga寄存器亞穩(wěn)態(tài) 3927 0
同步時序邏輯電路的特點:各觸發(fā)器的時鐘端全部連接在一起,并接在系統(tǒng)時鐘端,只有當(dāng)時鐘脈沖到來時,電路的狀態(tài)才能改變。改變后的狀態(tài)將一直保持到下一個時 鐘...
2018-07-06 標(biāo)簽:fpga觸發(fā)器亞穩(wěn)態(tài) 3098 0
異步時序亞穩(wěn)態(tài)的消除方法設(shè)計立即下載
類別:數(shù)字信號處理論文 2011-05-31 標(biāo)簽:設(shè)計亞穩(wěn)態(tài)時序 1272 0
一種消除異步電路亞穩(wěn)態(tài)的邏輯控制方法立即下載
類別:模擬數(shù)字 2011-10-01 標(biāo)簽:亞穩(wěn)態(tài)異步電路邏輯控制 1043 0
類別:FPGA/ASIC 2013-07-23 標(biāo)簽:亞穩(wěn)態(tài)fpga時序 900 3
類別:模擬數(shù)字 2012-01-17 標(biāo)簽:PLD亞穩(wěn)態(tài) 768 0
同步與亞穩(wěn)態(tài)相關(guān)問題探討立即下載
類別:模擬數(shù)字 2011-09-06 標(biāo)簽:亞穩(wěn)態(tài) 751 0
異步復(fù)位信號亞穩(wěn)態(tài)的原因與D觸發(fā)器的Verilog描述
在帶有復(fù)位端的D觸發(fā)器中,當(dāng)reset信號“復(fù)位”有效時,它可以直接驅(qū)動最后一級的與非門,令Q端“異步”置位為“1”or“0”。這就是異步復(fù)位。當(dāng)這個復(fù)...
2017-11-30 標(biāo)簽:觸發(fā)器亞穩(wěn)態(tài) 1.2萬 0
如何理解FPGA設(shè)計中的打拍(寄存)和亞穩(wěn)態(tài)
可能很多FPGA初學(xué)者在剛開始學(xué)習(xí)FPGA設(shè)計的時候(當(dāng)然也包括我自己),經(jīng)常聽到類似于”這個信號需要打一拍、打兩拍(寄存),以防止亞穩(wěn)態(tài)問題的產(chǎn)生“這...
2022-02-26 標(biāo)簽:fpga觸發(fā)器亞穩(wěn)態(tài) 8656 0
一、介紹 在同步系統(tǒng)中,數(shù)據(jù)始終相對于時鐘具有固定的關(guān)系 當(dāng)該關(guān)系滿足設(shè)備的建立和保持要求時,輸出將在其指定的傳播延遲時間內(nèi)進(jìn)入有效狀態(tài)。在同步系統(tǒng)中,...
2021-06-01 標(biāo)簽:MTBF觸發(fā)器亞穩(wěn)態(tài) 4379 0
本文設(shè)計了一種超高速真隨機(jī)數(shù)發(fā)生器,其具有可移植性好,生成速率高,實現(xiàn)成本低廉的特點并具有自我擴(kuò)展特性。實際測試中,真隨機(jī)數(shù)生成速率高達(dá) 1 Gb/s,...
2020-06-16 標(biāo)簽:環(huán)形振蕩器亞穩(wěn)態(tài)隨機(jī)數(shù)發(fā)生器 3720 0
Si-II會直接轉(zhuǎn)化為體心立方結(jié)構(gòu)或菱形結(jié)構(gòu)的亞穩(wěn)態(tài)晶體硅
硅作為電腦、手機(jī)等電子產(chǎn)品的核心材料,是現(xiàn)代信息產(chǎn)業(yè)的基石。另外硅的多種亞穩(wěn)態(tài)也是潛在的重要微電子材料,其每種亞穩(wěn)態(tài)因其結(jié)構(gòu)的不同而具有獨特的電學(xué)、光學(xué)...
2020-10-17 標(biāo)簽:微電子亞穩(wěn)態(tài)晶體硅 3582 0
什么是亞穩(wěn)態(tài) 在FPGA等同步邏輯數(shù)字器件中,所有器件的寄存器單元都需要預(yù)定義信號時序以使器件正確
2010-11-29 標(biāo)簽:亞穩(wěn)態(tài)IDDR 3314 0
跨時鐘域的亞穩(wěn)態(tài)的應(yīng)對措施三種解決方案
元器件在現(xiàn)實運行時,觸發(fā)器輸出的邏輯0/1需要時間跳變,而不是瞬發(fā)的。因此,若未滿足此cell的建立時間、保持時間,其輸出值則為中間態(tài),那在logic上...
2022-10-19 標(biāo)簽:邏輯電路亞穩(wěn)態(tài) 3230 0
同步異步復(fù)位與亞穩(wěn)態(tài)可靠性設(shè)計
異步復(fù)位相比同步復(fù)位: 1. 通常情況下(已知復(fù)位信號與時鐘的關(guān)系),最大的缺點在于異步復(fù)位導(dǎo)致設(shè)計變成了異步時序電路,如果復(fù)位信號出現(xiàn)毛刺,將會導(dǎo)致觸...
2012-04-20 標(biāo)簽:可靠性設(shè)計亞穩(wěn)態(tài)同步復(fù)位 3045 0
FPGA中復(fù)位電路產(chǎn)生亞穩(wěn)態(tài)概述與理論分析
亞穩(wěn)態(tài)概述 01亞穩(wěn)態(tài)發(fā)生原因 在 FPGA 系統(tǒng)中,如果數(shù)據(jù)傳輸中不滿足觸發(fā)器的 Tsu 和 Th 不滿足,或者復(fù)位過程中復(fù)位信號的釋放相對于有效時鐘...
2020-10-25 標(biāo)簽:fpga亞穩(wěn)態(tài)復(fù)位電路 2681 0
數(shù)字觸發(fā)器原理與亞穩(wěn)態(tài)特性
圖3.29是一個簡化的數(shù)字觸發(fā)器原理圖。在這個例子中,為放大器提供了對稱的正、負(fù)電壓。正反饋電路把電
2010-06-08 標(biāo)簽:亞穩(wěn)態(tài)數(shù)字觸發(fā)器 1879 0
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |