完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > hdl
文章:186個(gè) 瀏覽:47925次 帖子:125個(gè)
今天還是更新狀態(tài)機(jī),狀態(tài)機(jī)基本是整個(gè)HDL中的核心,合理、高效地使用狀態(tài)機(jī),是數(shù)字電路中的重要技能。
2023-02-12 標(biāo)簽:HDL狀態(tài)機(jī)fsm 1142 0
Verilog HDL是一種用于數(shù)字系統(tǒng)設(shè)計(jì)的語言。用Verilog HDL描述的電路設(shè)計(jì)就是該電路的Verilog HDL模型也稱為模塊。Verilo...
2023-05-22 標(biāo)簽:電路設(shè)計(jì)VerilogHDL 1133 0
FPGA設(shè)計(jì)的經(jīng)驗(yàn)技巧
當(dāng)然,任何編程語言的學(xué)習(xí)都不是一朝一夕的事,經(jīng)驗(yàn)技巧的積累都是在點(diǎn)滴中完成,F(xiàn)PGA設(shè)計(jì)也無例外。下面就以我的切身體會(huì),談?wù)凢PGA設(shè)計(jì)的經(jīng)驗(yàn)技巧。
2022-10-25 標(biāo)簽:FPGA設(shè)計(jì)HDL編程語言 1108 0
消失了好久,沒有寫文章,也沒有做筆記,因?yàn)樽罱仝s一個(gè)比賽,時(shí)間很緊,昨天周六終于結(jié)束了,所以趁著周末這會(huì)兒有時(shí)間,寫點(diǎn)東西,記錄下來。首先我學(xué)習(xí)FPG...
在SpinalHDL中如何快速地實(shí)現(xiàn)總線連接
教你在SpinalHDL中總線連接時(shí)針對(duì)總線的部分信號(hào)位寬不同時(shí)的如何快速地實(shí)現(xiàn)總線連接。
SpinalHDL BlackBox時(shí)鐘與復(fù)位
在SpinalHDL中使用之前已有的Verilog等代碼的時(shí)候需要將這些代碼包在一個(gè)BlackBox里面,但是如果這些代碼里面有時(shí)鐘和復(fù)位,我們需要怎么...
在SpinalHDL里在頂層一鍵優(yōu)化Stream/Flow代碼生成
? ? 在SpinalHDL里在頂層一鍵優(yōu)化代碼中Stream/Flow代碼生成的payload,fragment。 難看的代碼 ? ????來看一段代...
現(xiàn)代硬件設(shè)計(jì)始于以自然語言提供的規(guī)范。然后,在綜合電路元件之前,硬件工程師將其翻譯成適當(dāng)?shù)挠布枋稣Z言(HDL),例如Verilog。自動(dòng)翻譯可以減少工...
PADS Professional的FPGA-PCB協(xié)同設(shè)計(jì)模塊
如今,F(xiàn)PGA 功能強(qiáng)大且管腳數(shù)目極大,可為工程師提供大量機(jī)會(huì)來提升特性和功能,同時(shí)還能降低產(chǎn)品成本。隨著復(fù)雜度增加,將這些器件集成到印刷電路板也成為了...
FPGA系統(tǒng)規(guī)劃的簡(jiǎn)化流程
數(shù)據(jù)接口的同步在 FPGA/CPLD 設(shè)計(jì)中一個(gè)常見問題。很多設(shè)計(jì)工作不穩(wěn)定都是源于數(shù)據(jù)接口的同步問題。
芯片開發(fā)的驗(yàn)證調(diào)試工具為何需要一場(chǎng)革命呢?
驗(yàn)證調(diào)試是辛苦活兒。除錯(cuò)(debug)要先找出錯(cuò)誤,但錯(cuò)誤通常只在特定場(chǎng)景下才能復(fù)現(xiàn),當(dāng)工藝演進(jìn)到5納米及以下,超大芯片集成度動(dòng)輒超過百億晶體管時(shí),遍歷...
大規(guī)模硬件仿真系統(tǒng)的編譯挑戰(zhàn)
引言隨著集成電路設(shè)計(jì)復(fù)雜度的不斷提升,硬件仿真系統(tǒng)在現(xiàn)代芯片設(shè)計(jì)流程中扮演著越來越重要的角色。基于FPGA(現(xiàn)場(chǎng)可編程門陣列)的商用硬件仿真系統(tǒng)因其靈活...
作為SpinalHDL語法篇的第一節(jié),我們也從最簡(jiǎn)單的開始。 Bool類型定義
為什么FPGA難學(xué)?FPGA的內(nèi)部結(jié)構(gòu)解析
“時(shí)鐘是時(shí)序電路的控制者”這句話太經(jīng)典了,可以說是FPGA設(shè)計(jì)的圣言。FPGA的設(shè)計(jì)主要是以時(shí)序電路為主,因?yàn)榻M合邏輯電路再怎么復(fù)雜也變不出太多花樣,理...
這里的面積指一個(gè)設(shè)計(jì)消耗 FPGA/CPLD 的邏輯資源的數(shù)量,對(duì)于 FPGA 可以用消耗的 FF(觸發(fā)器)和 LUT(查找表)來衡量,更一般的衡量方式...
自動(dòng)化構(gòu)建環(huán)境在FPGA設(shè)計(jì)中的應(yīng)用
為了加快實(shí)現(xiàn) FPGA 構(gòu)建環(huán)境的自動(dòng)化(如用于持續(xù)集成 (CI)),并確保在開發(fā)與生命周期后期階段完整重現(xiàn)設(shè)計(jì)結(jié)果,Missing Link Elec...
FPGA的原理與結(jié)構(gòu) 如何快速上手Verilog HDL?
FPGA的原理是基于SRAM的查找表結(jié)構(gòu)。通俗的講就是:可以將FPGA看做是一片SRAM,利用開發(fā)工具軟件計(jì)算出所有的輸入組合排列對(duì)應(yīng)的輸出結(jié)果,然后將...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |