hdl

+關(guān)注8人關(guān)注

文章：186個(gè) 瀏覽：47925次帖子：125個(gè)

hdl技術(shù)

如何實(shí)現(xiàn) FPGA 構(gòu)建環(huán)境的自動(dòng)化

作者：Andreas Braun Stefan Wiehler 設(shè)計(jì)工程師，MLE 公司創(chuàng)建 FPGA 設(shè)計(jì)和維護(hù) Vivado 設(shè)計(jì)套件項(xiàng)目時(shí)，版本...

2020-11-14 標(biāo)簽：fpga 賽靈思 HDL 1797 0

SystemVerilog在硬件設(shè)計(jì)部分有哪些優(yōu)勢(shì)

談到SystemVerilog，很多工程師都認(rèn)為SystemVerilog僅僅是一門驗(yàn)證語(yǔ)言，事實(shí)上不只如此。傳統(tǒng)的Verilog和VHDL被稱為HDL...

2023-10-19 標(biāo)簽：Verilog System HDL 1768 0

FPGA設(shè)計(jì)流程

FPGA的設(shè)計(jì)流程主要包括HDL代碼編寫、RTL綜合、布局布線、靜態(tài)時(shí)序分析、生成下載文件。下面將逐一介紹各部分。下面是FPGA設(shè)計(jì)的流程圖。

2023-07-04 標(biāo)簽：fpga FPGA設(shè)計(jì)HDL 1757 0

FPGA基礎(chǔ)知識(shí)及設(shè)計(jì)和執(zhí)行FPGA應(yīng)用所需的工具

本文將首先介紹FPGA的基礎(chǔ)知識(shí)，包括FPGA的工作原理以及為什么要使用FPGA等，然后討論設(shè)計(jì)和執(zhí)行FPGA應(yīng)用所需的工具。

2024-11-11 標(biāo)簽：FPGA HDL 現(xiàn)場(chǎng)可編程門陣列 1754 0

Testbench的基本組成和設(shè)計(jì)規(guī)則

??對(duì)于小型設(shè)計(jì)來(lái)說(shuō)，最好的測(cè)試方式便是使用TestBench和HDL仿真器來(lái)驗(yàn)證其正確性。一般TestBench需要包含這些部分：實(shí)例化待測(cè)試設(shè)計(jì)、使...

2023-09-01 標(biāo)簽：fpga 仿真器 Verilog 1752 0

ChatGPT能否幫助FPGA設(shè)計(jì)彌補(bǔ)能力的缺失呢？

科技即生產(chǎn)力，最近，OpenAI 發(fā)布了 ChatGPT，在各大論壇和許多網(wǎng)站上受到了廣泛關(guān)注，ChatGPT是由 OpenAI 提出的大型預(yù)訓(xùn)練語(yǔ)言模...

2023-03-25 標(biāo)簽：FPGA設(shè)計(jì)HDL OpenAI 1733 0

編寫高效Testbench的指南和示例

Testbench是驗(yàn)證HDL設(shè)計(jì)的主要手段，本文提供了布局和構(gòu)建高效Testbench的指南以及示例。另外，本文還提供了一種示例，可以為任何設(shè)計(jì)開(kāi)發(fā)自...

2024-10-29 標(biāo)簽：FPGA 硬件 HDL 1703 0

怎樣去解決FPGA由于擁塞導(dǎo)致布線失敗的問(wèn)題呢

時(shí)序收斂是指設(shè)計(jì)滿足所有的時(shí)序要求。針對(duì)綜合采用正確的 HDL 和約束條件就能更易于實(shí)現(xiàn)時(shí)序收斂。通過(guò)選擇更合適的 HDL、約束和綜合選項(xiàng)，經(jīng)過(guò)多個(gè)綜合...

2022-11-09 標(biāo)簽：fpga HDL 時(shí)序收斂 1699 0

FPGA時(shí)序約束的基礎(chǔ)知識(shí)

FPGA開(kāi)發(fā)過(guò)程中，離不開(kāi)時(shí)序約束，那么時(shí)序約束是什么？簡(jiǎn)單點(diǎn)說(shuō)，F(xiàn)PGA芯片中的邏輯電路，從輸入到輸出所需要的時(shí)間，這個(gè)時(shí)間必須在設(shè)定的時(shí)鐘周期內(nèi)完成...

2023-06-06 標(biāo)簽：fpga 邏輯電路 HDL 1690 0

為什么在Verilog HDL設(shè)計(jì)中一定要用同步而不能用異步時(shí)序邏輯？

同步時(shí)序邏輯是指表示狀態(tài)的寄存器組的值只可能在唯一確定的觸發(fā)條件發(fā)生時(shí)刻改變。只能由時(shí)鐘的正跳沿或負(fù)跳沿觸發(fā)的狀態(tài)機(jī)就是一例。always @(pose...

2023-03-29 標(biāo)簽：邏輯電路 Verilog HDL 1660 0

編寫一個(gè)創(chuàng)建模塊dut實(shí)例的測(cè)試平臺(tái)

編寫一個(gè)創(chuàng)建模塊dut實(shí)例（具有任何實(shí)例名稱）的測(cè)試平臺(tái)，并創(chuàng)建一個(gè)時(shí)鐘信號(hào)來(lái)驅(qū)動(dòng)模塊的clk輸入。時(shí)鐘周期為 10 ps。時(shí)鐘應(yīng)初始化為零，其第一個(gè)轉(zhuǎn)...

2023-03-13 標(biāo)簽：Verilog HDL 時(shí)鐘信號(hào) 1649 0

fpga三種編程語(yǔ)言

FPGA（現(xiàn)場(chǎng)可編程門陣列）的編程涉及到三種主要的硬件描述語(yǔ)言（HDL）：VHDL（VHSIC Hardware Description Languag...

2024-03-15 標(biāo)簽：FPGA Verilog HDL 1617 0

乘法器的Verilog HDL實(shí)現(xiàn)方案

兩個(gè)N位二進(jìn)制數(shù)x、y的乘積用簡(jiǎn)單的方法計(jì)算就是利用移位操作來(lái)實(shí)現(xiàn)。

2023-06-21 標(biāo)簽：FPGA設(shè)計(jì)HDL 乘法器 1566 0

淺談FPGA芯片架構(gòu)

?FPGA 芯片架構(gòu)是非常重要的，如果你不了解 FPGA 芯片內(nèi)部的詳細(xì)架構(gòu)。

2023-07-04 標(biāo)簽：fpga fifo 時(shí)鐘 1559 0

FPGA的開(kāi)發(fā)流程和物理含義和實(shí)現(xiàn)目標(biāo)詳解

FPGA的開(kāi)發(fā)流程是遵循著ASIC的開(kāi)發(fā)流程發(fā)展的，發(fā)展到目前為止，F(xiàn)PGA的開(kāi)發(fā)流程總體按照?qǐng)D1進(jìn)行，有些步驟可能由于其在當(dāng)前項(xiàng)目中的條件的寬度的允許...

2018-11-18 標(biāo)簽：fpga hdl ip核 1533 0

SpinalHDL中不可不知的位拼接符

在之前寫Verilog時(shí)，位拼接符是一個(gè)很常見(jiàn)的東西，今天來(lái)看下在SpinalHDL中常見(jiàn)的位拼接符的使用。

2022-11-12 標(biāo)簽：Verilog HDL 1510 0

verilog語(yǔ)言編寫規(guī)范

本規(guī)范的目的是提高書(shū)寫代碼的可讀性可修改性可重用性優(yōu)化代碼綜合和仿真的結(jié) 果指導(dǎo)設(shè)計(jì)工程師使用VerilogHDL規(guī)范代碼和優(yōu)化電路規(guī)范化公司...

2022-11-23 標(biāo)簽：Verilog HDL 編碼 1501 0

SpinalHDL語(yǔ)法篇之Bool類型

作為SpinalHDL語(yǔ)法篇的第一節(jié)，我們也從最簡(jiǎn)單的開(kāi)始。

2022-10-31 標(biāo)簽：Verilog HDL 1478 0

Verilog HDL鎖存器實(shí)現(xiàn)

input C,S, //Set Q to 1, Clear Q to 0

2023-03-06 標(biāo)簽：HDL 鎖存器 Verilog語(yǔ)言 1478 0

FPGA IP核開(kāi)發(fā)流程概要

開(kāi)發(fā)和驗(yàn)證 FPGA IP 不僅僅是編寫 HDL，而是需要更多的思考。讓我們來(lái)看看如何做吧！

2023-10-17 標(biāo)簽：fpga 接口 HDL 1465 0

上一頁(yè) 1 2 345 6 7 下一頁(yè)

相關(guān)話題

換一批

高云半導(dǎo)體

高云半導(dǎo)體

+關(guān)注

廣東高云半導(dǎo)體科技股份有限公司提供編程設(shè)計(jì)軟件、IP核、參考設(shè)計(jì)、演示板等服務(wù)的完整FPGA芯片解決方案。
Zedboard

Zedboard

+關(guān)注

ZedBoard是基于Xilinx Zynq?-7000擴(kuò)展式處理平臺(tái)（EPP）的低成本開(kāi)發(fā)板。此板可以運(yùn)行基于Linux，Android，Windows?或其他OS/ RTOS的設(shè)計(jì)。
I2S

I2S

+關(guān)注

I2S總線，又稱集成電路內(nèi)置音頻總線，是飛利浦公司為數(shù)字音頻設(shè)備之間的音頻數(shù)據(jù)傳輸而制定的一種總線標(biāo)準(zhǔn)，該總線專門用于音頻設(shè)備之間的數(shù)據(jù)傳輸，廣泛應(yīng)用于各種多媒體系統(tǒng)。
SoC FPGA

SoC FPGA

+關(guān)注
簡(jiǎn)單PLD

簡(jiǎn)單PLD

+關(guān)注
邏輯芯片

邏輯芯片

+關(guān)注

邏輯芯片又叫可編程邏輯器件，英文全稱為：programmable logic device 即 PLD。PLD是做為一種通用集成電路產(chǎn)生的，他的邏輯功能按照用戶對(duì)器件編程來(lái)確定。一般的PLD的集成度很高，足以滿足設(shè)計(jì)一般的數(shù)字系統(tǒng)的需要。
UltraScale

UltraScale

+關(guān)注
16nm

16nm

+關(guān)注
三人表決器

三人表決器

+關(guān)注
Samtec

Samtec

+關(guān)注

Samtec(申泰)公司是一家總部位于美國(guó)，致力于研發(fā)和生產(chǎn)高速數(shù)據(jù)通信連接器的供應(yīng)商，Samtec連接器使用100%液晶聚合物以及純磷青銅和鈹銅制造，擁有軍品級(jí)的技術(shù)參數(shù)，其產(chǎn)品包括各種通用標(biāo)準(zhǔn)的連接器以及通信線纜，并且為客戶提供解決方案。
HLS

HLS

+關(guān)注

HLS（HTTP Live Streaming）是Apple的動(dòng)態(tài)碼率自適應(yīng)技術(shù)。主要用于PC和Apple終端的音視頻服務(wù)。包括一個(gè)m3u（8）的索引文件，TS媒體分片文件和key加密串文件。
NCO

NCO

+關(guān)注
信息娛樂(lè)系統(tǒng)

信息娛樂(lè)系統(tǒng)

+關(guān)注
顯示模塊

顯示模塊

+關(guān)注
京微雅格

京微雅格

+關(guān)注

　　京微雅格（北京）科技有限公司致力于為系統(tǒng)制造商提供高集成度、高靈活性、高性價(jià)比的可編程邏輯器件、可重構(gòu)微處理器及相關(guān)軟件設(shè)計(jì)工具
智能魔鏡

智能魔鏡

+關(guān)注

隨著物聯(lián)網(wǎng)技術(shù)的發(fā)展，搭載這一技術(shù)的家電也越來(lái)越多的出現(xiàn)，今年十分火熱的智能音箱就是物聯(lián)網(wǎng)技術(shù)和人工智能結(jié)合的代表，智能魔鏡這種基安防，終端，自動(dòng)化，人工智能的物聯(lián)網(wǎng)產(chǎn)品已經(jīng)成為了不可阻擋的趨勢(shì)，在未來(lái)，將更加全面、智能、便捷的走進(jìn)越來(lái)越多人們的生活。
Cyclone V

Cyclone V

+關(guān)注
iCE40

iCE40

+關(guān)注

　　為了滿足市場(chǎng)需求，萊迪思發(fā)布了iCE40 Ultra?產(chǎn)品系列。據(jù)萊迪思總裁兼CEO Darin G. Billerbeck介紹，相比競(jìng)爭(zhēng)對(duì)手的解決方案，iCE40 Ultra FPGA在提供5倍更多功能的同時(shí)減小了30%的尺寸。并且相比以前的器件，功耗降低高達(dá)75%。
Digilent

Digilent

+關(guān)注
空中客車

空中客車

+關(guān)注

空中客車公司（Airbus，又稱空客、空中巴士），是歐洲一家飛機(jī)制造、研發(fā)公司，1970年12月于法國(guó)成立。空中客車公司的股份由歐洲宇航防務(wù)集團(tuán)公司（EADS）100%持有。
工業(yè)電機(jī)

工業(yè)電機(jī)

+關(guān)注
諧振變換器

諧振變換器

+關(guān)注

諧振變換器主要包括三種基本的類型：串聯(lián)諧振變換器（SRC）、并聯(lián)諧振變換器（PRC）和串并聯(lián)諧振變換器（SPRC）。諧振變換器由開(kāi)關(guān)網(wǎng)絡(luò)Ns、諧振槽路NT、整流電路NR、低通濾波器NF等部分組成。
efpga

efpga

+關(guān)注

eFPGA，全稱為嵌入式FPGA（Embedded FPGA），顧名思義是將類似于FPGA的可編程邏輯陣列“嵌入”到ASIC或SoC中。
圖像信號(hào)處理器

圖像信號(hào)處理器

+關(guān)注
UltraScale架構(gòu)

UltraScale架構(gòu)

+關(guān)注
時(shí)鐘驅(qū)動(dòng)器

時(shí)鐘驅(qū)動(dòng)器

+關(guān)注
數(shù)字預(yù)失真

數(shù)字預(yù)失真

+關(guān)注
TMS320C6416

TMS320C6416

+關(guān)注
BB-Black

BB-Black

+關(guān)注
數(shù)字秒表

數(shù)字秒表

+關(guān)注

換一批

電機(jī)控制	DSP	氮化鎵	功率放大器	ChatGPT	自動(dòng)駕駛	TI	瑞薩電子
BLDC	PLC	碳化硅	二極管	OpenAI	元宇宙	安森美	ADI
無(wú)刷電機(jī)	FOC	IGBT	逆變器	文心一言	5G	英飛凌	羅姆
直流電機(jī)	PID	MOSFET	傳感器	人工智能	物聯(lián)網(wǎng)	NXP	賽靈思
步進(jìn)電機(jī)	SPWM	充電樁	IPM	機(jī)器視覺(jué)	無(wú)人機(jī)	三菱電機(jī)	ST
伺服電機(jī)	SVPWM	光伏發(fā)電	UPS	AR	智能電網(wǎng)	國(guó)民技術(shù)	Microchip

瑞薩	沁恒股份	全志	國(guó)民技術(shù)	瑞芯微	兆易創(chuàng)新	芯?？萍?/a>	Altium
德州儀器	Vishay	Micron	Skyworks	AMS	TAIYOYUDEN	納芯微	HARTING
adi	Cypress	Littelfuse	Avago	FTDI	Cirrus LogIC	Intersil	Qualcomm
st	Murata	Panasonic	Altera	Bourns	矽力杰	Samtec	揚(yáng)興科技
microchip	TDK	Rohm	Silicon Labs	圣邦微電子	安費(fèi)諾工業(yè)	ixys	Isocom Compo
安森美	DIODES	Nidec	Intel	EPSON	樂(lè)鑫	Realtek	ERNI電子
TE Connectivity	Toshiba	OMRON	Sensirion	Broadcom	Semtech	旺宏	英飛凌
Nexperia	Lattice	KEMET	順絡(luò)電子	霍尼韋爾	pulse	ISSI	NXP
Xilinx	廣瀨電機(jī)	金升陽(yáng)	君耀電子	聚洵	Liteon	新潔能	Maxim
MPS	億光	Exar	菲尼克斯	CUI	WIZnet	Molex	Yageo
Samsung	風(fēng)華高科	WINBOND	長(zhǎng)晶科技	晶導(dǎo)微電子	上海貝嶺	KOA	Echelon
Coilcraft	LRC	trinamic

放大器	運(yùn)算放大器	差動(dòng)放大器	電流感應(yīng)放大器	比較器	儀表放大器	可變?cè)鲆娣糯笃?	隔離放大器
時(shí)鐘	時(shí)鐘振蕩器	時(shí)鐘發(fā)生器	時(shí)鐘緩沖器	定時(shí)器	寄存器	實(shí)時(shí)時(shí)鐘	PWM 調(diào)制器
視頻放大器	功率放大器	頻率轉(zhuǎn)換器	揚(yáng)聲器放大器	音頻轉(zhuǎn)換器	音頻開(kāi)關(guān)	音頻接口	音頻編解碼器
模數(shù)轉(zhuǎn)換器	數(shù)模轉(zhuǎn)換器	數(shù)字電位器	觸摸屏控制器	AFE	ADC	DAC	電源管理
線性穩(wěn)壓器	LDO	開(kāi)關(guān)穩(wěn)壓器	DC/DC	降壓轉(zhuǎn)換器	電源模塊	MOSFET	IGBT
振蕩器	諧振器	濾波器	電容器	電感器	電阻器	二極管	晶體管
變送器	傳感器	解析器	編碼器	陀螺儀	加速計(jì)	溫度傳感器	壓力傳感器
電機(jī)驅(qū)動(dòng)器	步進(jìn)驅(qū)動(dòng)器	TWS	BLDC	無(wú)刷直流驅(qū)動(dòng)器	濕度傳感器	光學(xué)傳感器	圖像傳感器
數(shù)字隔離器	ESD 保護(hù)	收發(fā)器	橋接器	多路復(fù)用器	氮化鎵	PFC	數(shù)字電源

開(kāi)關(guān)電源	步進(jìn)電機(jī)	無(wú)線充電	LabVIEW	EMC	PLC	OLED	單片機(jī)
5G	m2m	DSP	MCU	ASIC	CPU	ROM	DRAM
NB-IoT	LoRa	Zigbee	NFC	藍(lán)牙	RFID	Wi-Fi	SIGFOX
Type-C	USB	以太網(wǎng)	仿真器	RISC	RAM	寄存器	GPU
語(yǔ)音識(shí)別	萬(wàn)用表	CPLD	耦合	電路仿真	電容濾波	保護(hù)電路	看門狗
CAN	CSI	DSI	DVI	Ethernet	HDMI	I2C	RS-485
SDI	nas	DMA	HomeKit	閾值電壓	UART	機(jī)器學(xué)習(xí)	TensorFlow

Arduino	BeagleBone	樹(shù)莓派	STM32	MSP430	EFM32	ARM mbed	EDA
示波器	LPC	imx8	PSoC	Altium Designer	Allegro	Mentor	Pads
OrCAD	Cadence	AutoCAD	華秋DFM	Keil	MATLAB	MPLAB	Quartus

一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

搜索歷史

hdl

hdl技術(shù)

相關(guān)標(biāo)簽

相關(guān)話題

關(guān)注此標(biāo)簽的用戶(8人)

C++	Java	Python	JavaScript	node.js	RISC-V	verilog	Tensorflow
Android	iOS	linux	RTOS	FreeRTOS	LiteOS	RT-THread	uCOS
DuerOS	Brillo	Windows11	HarmonyOS

林超文PCB設(shè)計(jì)：PADS教程，PADS視頻教程	鄭振宇老師：Altium Designer教程，Altium Designer視頻教程
張飛實(shí)戰(zhàn)電子視頻教程	朱有鵬老師：海思HI3518e教程，HI3518e視頻教程
李增老師：信號(hào)完整性教程，高速電路仿真教程	華為鴻蒙系統(tǒng)教程，HarmonyOS視頻教程
賽盛：EMC設(shè)計(jì)教程，EMC視頻教程	杜洋老師：STM32教程，STM32視頻教程
唐佐林：c語(yǔ)言基礎(chǔ)教程，c語(yǔ)言基礎(chǔ)視頻教程	張飛：BUCK電源教程，BUCK電源視頻教程
正點(diǎn)原子：FPGA教程，F(xiàn)PGA視頻教程	韋東山老師：嵌入式教程，嵌入式視頻教程
張先鳳老師：C語(yǔ)言基礎(chǔ)視頻教程	許孝剛老師：Modbus通訊視頻教程
王振濤老師：NB-IoT開(kāi)發(fā)視頻教程	Mill老師：FPGA教程，Zynq視頻教程
C語(yǔ)言視頻教程	RK3566芯片資料合集
朱有鵬老師：U-Boot源碼分析視頻教程	開(kāi)源硬件專題