完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > hdl
文章:186個(gè) 瀏覽:47721次 帖子:125個(gè)
初學(xué)者學(xué)習(xí)Verilog HDL的步驟和經(jīng)驗(yàn)技巧
Verilog HDL是一種硬件描述語(yǔ)言(HDL:Hardware Discription Language),Verilog HDL語(yǔ)言是一種以文本形...
使用ModelSim自動(dòng)生成狀態(tài)機(jī)FSM的狀態(tài)轉(zhuǎn)換圖
HDL代碼設(shè)計(jì)中重要的內(nèi)容之一就是設(shè)計(jì)程序的狀態(tài)機(jī)FSM,狀態(tài)轉(zhuǎn)換控制著整個(gè)程序的流程,為了理解程序,我們經(jīng)常需要把狀態(tài)機(jī)的狀態(tài)轉(zhuǎn)換圖畫出來,這樣看起來...
2017-02-10 標(biāo)簽:HDLModelSim狀態(tài)機(jī) 1.5萬 0
一個(gè)完整的半定制設(shè)計(jì)流程應(yīng)該是:RTL代碼輸入、功能仿真、邏輯綜合、形式驗(yàn)證、時(shí)序/功耗/噪聲分析,布局布線(物理綜合)、版圖驗(yàn)證。
基于周期的仿真算法以時(shí)鐘周期為處理單位(與時(shí)間無關(guān))。其旨在時(shí)鐘邊沿進(jìn)行計(jì)算,不管時(shí)鐘周期內(nèi)的時(shí)序,且只是用兩值邏輯(0和1)。該算法主要針對(duì)的是大規(guī)模...
RTL級(jí)設(shè)計(jì)的基本要素和步驟是什么
綜合(Logic Synthesize)是指將HDL語(yǔ)言、原理圖等設(shè)計(jì)輸入翻譯成由與、或、非門等基本邏輯單元組成的門級(jí)連接(網(wǎng)表),并根據(jù)設(shè)計(jì)目標(biāo)與...
FPGA定點(diǎn)小數(shù)的常規(guī)格式、相對(duì)于浮點(diǎn)小數(shù)的優(yōu)勢(shì)與劣勢(shì)和計(jì)算的概述
所謂定點(diǎn)小數(shù),就是小數(shù)點(diǎn)固定地隱含在某一位置上的數(shù)據(jù)。由于小數(shù)點(diǎn)的位置是固定的,所以就沒有必要儲(chǔ)存它(如果儲(chǔ)存了小數(shù)點(diǎn)的位置,那就是浮點(diǎn)數(shù)了)。而小數(shù)的...
Verilog HDL和VHDL是目前兩種最常用的硬件描述語(yǔ)言,同時(shí)也都是IEEE標(biāo)準(zhǔn)化的HDL語(yǔ)言。
2020-08-25 標(biāo)簽:HDLvhdlVerilog HDL 9522 0
8位無符號(hào)數(shù)乘法運(yùn)算HDL設(shè)計(jì)實(shí)例
加減乘除是運(yùn)算的基礎(chǔ),也是我們?cè)谛W(xué)課堂里的重點(diǎn)必修課。乘除運(yùn)算雖然對(duì)于我們今天來說還是小菜一碟,讓計(jì)算機(jī)做起來也是九牛一毛不足掛齒,但是要真探究一下計(jì)...
2017-02-11 標(biāo)簽:HDL 9221 0
薦讀:如何學(xué)習(xí)FPGA?為什么你會(huì)覺得FPGA難學(xué)?
很多人問我該如何去學(xué)FPGA,那么今天咱們就來聊一聊。 一、入門首先要掌握HDL(HDL=verilog+VHDL)。 第一句話是:還沒學(xué)數(shù)電的先學(xué)數(shù)電...
如何實(shí)現(xiàn)SpinalHDL 環(huán)境搭建
據(jù)說SpinalHDL相比chisel更具優(yōu)勢(shì),這讓我有了興趣,今天開始安裝搭建。平常用的linux系統(tǒng)的,但是Intel IDEA安裝在Ubuntu上...
新手福音:概述學(xué)習(xí)FPGA的一些常見誤區(qū)
很多剛開始學(xué)習(xí)FPGA的朋友們經(jīng)常會(huì)遇上一些誤區(qū)而無從解決,F(xiàn)PGA為什么是可以編程的?通過HDL語(yǔ)言怎么看都看不出硬件結(jié)構(gòu)?...本文就這個(gè)方面進(jìn)行解析。
基于IP核(IP core)技術(shù)的SoC設(shè)計(jì)
1 概述 隨著集成電路(Integrated Circuit,IC)設(shè)計(jì)技術(shù)和工藝水平進(jìn)入超深亞微米,集成電路規(guī)模越來越大,芯片設(shè)計(jì)規(guī)模和設(shè)計(jì)復(fù)雜度也急...
淺談Verilog復(fù)雜時(shí)序邏輯電路設(shè)計(jì)實(shí)踐
筆試時(shí)也很常見。 [例1] 一個(gè)簡(jiǎn)單的狀態(tài)機(jī)設(shè)計(jì)--序列檢測(cè)器 序列檢測(cè)器是時(shí)序數(shù)字電路設(shè)計(jì)中經(jīng)典的教學(xué)范例,下面我們將用Verilog HDL語(yǔ)言來描...
淺談VHDL/Verilog的可綜合性以及對(duì)初學(xué)者的一些建議
最近在寫代碼的時(shí)候總是在思考,我寫的這個(gè)能被綜合嗎?總是不放心,或是寫完了綜合的時(shí)候出問題,被搞的非常煩惱,雖然看了一些書,比如對(duì)組合邏輯用阻塞賦值,時(shí)...
Vim其實(shí)一款Linux系統(tǒng)下常用的編輯器,在Windows下叫Gvim,由于它的高度可定制性,操作命令,使得編程者在編寫代碼的時(shí)候雙手甚至可以不用離開...
2018-02-12 標(biāo)簽:hdl 6328 0
如何在FPGA上實(shí)現(xiàn)HDL代碼完成MATLAB轉(zhuǎn)換
如果您正在使用 MATLAB 建模數(shù)字信號(hào)處理(DSP)或者視頻和圖像處理算法,并且最終將其用于 FPGA 或 ASIC,本文可能將為你帶來幫助。 從 ...
FPGA的基礎(chǔ)就是數(shù)字電路和HDL語(yǔ)言,想學(xué)好FPGA的人,建議床頭都有一本數(shù)字電路的書,不管是哪個(gè)版本的,這個(gè)是基礎(chǔ),多了解也有助于形成硬件設(shè)計(jì)的思想...
Verilog Testbench怎么寫 Verilog Testbench文件的編寫要點(diǎn)
之前在使用Verilog做FPGA項(xiàng)目中、以及其他一些不同的場(chǎng)合下,零散的寫過一些練手性質(zhì)的testbench文件,開始幾次寫的時(shí)候,每次都會(huì)因?yàn)橐恍┗?..
Vivado UltraFast設(shè)計(jì)方法中文版講解
這個(gè)培訓(xùn)將會(huì)深度介紹適于Xililnx 可編程門陣列的HDL代碼風(fēng)格, 產(chǎn)生和驗(yàn)證時(shí)序約束的正確方法, 和如何利用分析和布局規(guī)劃工具分配時(shí)鐘和管腳,產(chǎn)生...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |