光子集成電路的建模改進(jìn)

首先，一些背景：與IC設(shè)計(jì)中使用的典型電信號(hào)相比，光子信號(hào)相當(dāng)復(fù)雜。光子信號(hào)可以以幅度、相位、偏振和空間模式傳輸信息。此外，使用多個(gè)波長(zhǎng)的光將許多信號(hào)多...

2023-05-24 標(biāo)簽：半導(dǎo)體濾波器IC設(shè)計(jì) 1096 0

IC設(shè)計(jì)中Linux shell的選擇和使用

你很可能正在使用bash，也可能是csh。你可能聽(tīng)說(shuō)過(guò)sh、tcsh。如果你安裝過(guò)EDA，就知道某EDA要正常工作必須要裝ksh。另外你可能還聽(tīng)某大神安...

2023-10-31 標(biāo)簽：IC設(shè)計(jì)LinuxShell 1088 0

四種IC封裝設(shè)計(jì)的特點(diǎn)與用途

DIP是很多中小規(guī)模集成電路喜歡采用的封裝形式，其引腳數(shù)一般不超過(guò)100個(gè)。采用DIP封裝的CPU芯片有兩排引腳，在使用時(shí)，需要插入到具有DIP結(jié)構(gòu)的芯...

2023-11-17 標(biāo)簽：IC設(shè)計(jì)IC測(cè)試芯片制造 1083 0

從EDA到封裝的協(xié)同設(shè)計(jì)

先進(jìn)封裝中架構(gòu)的豐富性和失敗的高成本鼓勵(lì)器件設(shè)計(jì)流程和封裝廠之間更密切的合作。EDA 公司和 OSAT 正在開(kāi)發(fā)協(xié)作設(shè)計(jì)工具集，以提高封裝性能、降低成本...

2024-01-26 標(biāo)簽：asicIC設(shè)計(jì)soc 1081 0

自啟動(dòng)可能很難實(shí)現(xiàn) - 了解穩(wěn)壓器和帶隙中的上電復(fù)位要求

電源排序是一個(gè)需要大量解釋的主題。多年前，當(dāng)三端線性穩(wěn)壓器上市時(shí)，在具有正負(fù)電源軌的系統(tǒng)中發(fā)現(xiàn)了一個(gè)缺陷。如果相反的電壓軌首先出現(xiàn)，穩(wěn)壓器輸出將被拉向相...

2023-06-10 標(biāo)簽：電源穩(wěn)壓器IC設(shè)計(jì) 1062 0

跨導(dǎo)放大器噪聲分析

隨著大規(guī)模復(fù)雜集成電路的不斷發(fā)展，噪聲對(duì)于集成電路性能的潛在危害越來(lái)越大。

2023-07-05 標(biāo)簽：MOSFETIC設(shè)計(jì)跨導(dǎo)放大器 1061 0

全面解析***結(jié)構(gòu)及工作原理

光刻與光刻機(jī) ?對(duì)準(zhǔn)和曝光在光刻機(jī)(Lithography Tool)內(nèi)進(jìn)行。 ?其它工藝在涂膠顯影機(jī)(Track)上進(jìn)行。 光刻機(jī)結(jié)...

2023-12-19 標(biāo)簽：控制系統(tǒng)IC設(shè)計(jì)測(cè)量系統(tǒng) 1014 0

一種使用fifo節(jié)約資源降低功耗的設(shè)計(jì)方法

本案例中，我們講解一種使用fifo節(jié)約資源，降低功耗的設(shè)計(jì)。

2023-12-15 標(biāo)簽：IC設(shè)計(jì)RAMFIFO設(shè)計(jì) 996 0

深入了解FET輸入放大器中的電流噪聲

IC設(shè)計(jì)工程師和電路設(shè)計(jì)人員都深知電流噪聲會(huì)隨頻率增高而變大，但由于關(guān)于此領(lǐng)域的資料過(guò)少，或者制造商提供的信息不全，許多工程師很難了解其原因。許多半導(dǎo)體...

2024-02-24 標(biāo)簽：放大器IC設(shè)計(jì)FET 991 0

一種常見(jiàn)的解耦設(shè)計(jì)

在模塊劃分時(shí)，我們通常會(huì)考慮解耦合，即盡量減少模塊間的交互，讓模塊間的接口盡量簡(jiǎn)單。

2024-01-17 標(biāo)簽：接口IC設(shè)計(jì)RAM 968 0

寄存器寫保護(hù)的需求和硬件實(shí)現(xiàn)

在軟件硬件交互的過(guò)程中，通常需要軟件（host）對(duì)特定地址的寄存器進(jìn)行寫操作，告之硬件進(jìn)行特定的處理流程，我們?cè)凇禝C設(shè)計(jì)：軟硬件交互-polling》...

2023-10-17 標(biāo)簽：寄存器IC設(shè)計(jì)硬件 968 0

IC設(shè)計(jì)：RAM的應(yīng)用-統(tǒng)計(jì)計(jì)數(shù)

在進(jìn)行模塊設(shè)計(jì)時(shí)，我們經(jīng)常需要統(tǒng)計(jì)報(bào)文的數(shù)量，以供軟件（or 主機(jī)）讀取，有些統(tǒng)計(jì)僅僅用于debug，有些統(tǒng)計(jì)是協(xié)議要求，有些統(tǒng)計(jì)是為了便于功能實(shí)現(xiàn)。

2023-11-17 標(biāo)簽：IC設(shè)計(jì)RAM 925 0

FIFO的深度應(yīng)該怎么計(jì)算

FIFO是FPGA/IC設(shè)計(jì)中經(jīng)常使用到的模塊，它經(jīng)常被用在兩個(gè)模塊之間進(jìn)行數(shù)據(jù)的緩存，以避免數(shù)據(jù)在傳輸過(guò)程中丟失。同時(shí)FIFO也經(jīng)常被用在跨時(shí)鐘域處理中。

2024-10-25 標(biāo)簽：FPGAIC設(shè)計(jì)fifo 924 0

IC設(shè)計(jì)：接口X態(tài)隔離設(shè)計(jì)

雖然真實(shí)芯片中，寄存器初始狀態(tài)值只會(huì)為1或者為0。但是在RTL級(jí)仿真過(guò)程中X態(tài)的傳播經(jīng)常會(huì)給咱們?cè)斐珊芏嗦闊绮糠中盘?hào)期望為0，但是仿真結(jié)果顯示為X態(tài)。

2023-09-20 標(biāo)簽：寄存器IC設(shè)計(jì)RTL 913 0

IC設(shè)計(jì)中的功耗挑戰(zhàn)和低功耗設(shè)計(jì)

在早期的IC設(shè)計(jì)中，關(guān)注的參數(shù)主要是性能(timing)和面積(area)。EDA工具在滿足性能要求的情況下，最小化面積。

2023-06-29 標(biāo)簽：CMOSIC設(shè)計(jì)EDA工具 891 0