完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>
標簽 > ip核
IP就是知識產(chǎn)權核或知識產(chǎn)權模塊的意思,在EDA技術開發(fā)中具有十分重要的地位。美國著名的Dataquest咨詢公司將半導體產(chǎn)業(yè)的IP定義為“用于ASIC或FPGA中的預先設計好的電路功能模塊”。
文章:248個 瀏覽:50632次 帖子:249個
8051 IP調(diào)試器是一種對基于8051指令系統(tǒng)的IP核進行調(diào)試的軟硬件結合工具,需要與集成開發(fā)環(huán)境(IDE)結合使用。
2025-05-07 標簽:寄存器指令系統(tǒng)IP核 370 0
一文詳解Video In to AXI4-Stream IP核
Video In to AXI4-Stream IP核用于將視頻源(帶有同步信號的時鐘并行視頻數(shù)據(jù),即同步sync或消隱blank信號或者而后者皆有)轉(zhuǎn)...
RAM-Based Shift Register Xilinx IP核的使用
一般來講,如果要實現(xiàn)移位寄存器的話,通常都是寫RTL用reg來構造,比如1bit變量移位一個時鐘周期就用1個reg,也就是一個寄存器FF資源,而移位16...
在數(shù)字設計中,利用FIFO進行數(shù)據(jù)處理是非常普遍的應用,例如,實現(xiàn)時鐘域交叉、低延時存儲器緩存、總線位寬調(diào)整等。下圖給出了FIFO生成器支持的一種可能配置。
Xilinx 7系列FPGA PCIe Gen3的應用接口及特性
Xilinx7系列FPGA集成了新一代PCI Express集成塊,支持8.0Gb/s數(shù)據(jù)速率的PCI Express 3.0。本文介紹了7系列FPGA...
數(shù)字芯片設計驗證經(jīng)驗分享(第三部分):將ASIC IP核移植到FPGA上——如何確保性能與時序以完成充滿挑戰(zhàn)的
本篇文章是SmartDV數(shù)字芯片設計經(jīng)驗分享系列文章的第三篇,將繼續(xù)分享第五、第六主題,包括確保在FPGA上實現(xiàn)所需的性能和時鐘兩個方面的考量因素。
Distributed Memory Generator IP核簡介
Distributed Memory Generator IP 核采用 LUT RAM 資源創(chuàng)建各種不同的存儲器結構。IP可用來創(chuàng)建只讀存儲器 (ROM...
編輯推薦廠商產(chǎn)品技術軟件/工具OS/語言教程專題
電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術 | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |