完善資料讓更多小伙伴認(rèn)識你，還能領(lǐng)取20積分哦，立即完善>
標(biāo)簽 > verilog語言
文章：100個(gè) 瀏覽：8521次 帖子：23個(gè)
Verilog HDL是一種硬件描述語言（HDL:Hardware Description Language），以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為...
verilog編譯指令_verilog編譯器指示語句（數(shù)字IC）
以`（反引號）開始的某些標(biāo)識符是編譯器指令。在Verilog 語言編譯時(shí)，特定的編譯器指令在整個(gè)編譯過程中有效（編譯過程可跨越多個(gè)文件），直到遇到其它的...
Verilog HDL是一種硬件描述語言，以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言，用它可以表示邏輯電路圖、邏輯表達(dá)式，還可以表示數(shù)字邏輯系統(tǒng)所完...
按照半加器和全加器的真值表寫出輸出端的邏輯表達(dá)式，對半加器，輸出的進(jìn)位端是量輸入的“與”，輸出的計(jì)算結(jié)果是量輸入的異或；對全加器，也按照邏輯表達(dá)式做。
芯片外部引腳很多都使用inout類型的，為的是節(jié)省管腿。一般信號線用做總線等雙向數(shù)據(jù)傳輸?shù)臅r(shí)候就要用到INOUT類型了。就是一個(gè)端口同時(shí)做輸入和輸出。
2023-06-25 標(biāo)簽：VHDL語言RTLMODELSIM仿真 7449 0
進(jìn)行整數(shù)除法時(shí)，結(jié)果值略去小數(shù)部分，只取整數(shù)部分
數(shù)字電路設(shè)計(jì)中的一款強(qiáng)大工具—Verilog編程語言介紹
Verilog是一種硬件描述語言，用于描述數(shù)字電路的結(jié)構(gòu)和行為。與傳統(tǒng)的編程語言不同，Verilog更加注重電路的行為和時(shí)序特性。
FPGA設(shè)計(jì)之Verilog中clk為什么要用posedge而不用negedge？
Verilog是一種硬件描述語言，用于描述數(shù)字電路的行為和特性。在Verilog中，時(shí)鐘信號（clk）和線路是非常重要的，它用于同步電路中的各個(gè)模塊，確...
構(gòu)建一個(gè)4位二進(jìn)制計(jì)數(shù)器
構(gòu)建一個(gè)4位二進(jìn)制計(jì)數(shù)器，計(jì)數(shù)范圍從0到15（包括0和15），計(jì)數(shù)周期為16。同步復(fù)位輸入時(shí)，將計(jì)數(shù)器重置為0。
2022-12-02 標(biāo)簽：二進(jìn)制計(jì)數(shù)器時(shí)序電路 5854 0
三段式狀態(tài)機(jī)編寫問題及三段式狀態(tài)機(jī)各部分功能分析
在 Verilog的江湖里，流傳著一段，兩段，三段式狀態(tài)機(jī)的傳說。它們各有優(yōu)劣，本文就書寫三段式狀態(tài)機(jī)的錯(cuò)誤原因進(jìn)行探尋。
2023-06-20 標(biāo)簽：鎖存器時(shí)序邏輯電路狀態(tài)機(jī) 5279 0
pyverilog是一個(gè)非常強(qiáng)大的verilog分析工具，本節(jié)介紹pyverilog的使用
2023-07-26 標(biāo)簽：Linux系統(tǒng)虛擬機(jī)python 4756 0
RR輪詢調(diào)度？Verilog是如何實(shí)現(xiàn)RR輪詢調(diào)度的？
在設(shè)計(jì)中，我們經(jīng)常會用到RR（Round-Robin,RR）輪詢調(diào)度，用于保證在一個(gè)時(shí)間段內(nèi)的多個(gè)請求信號都能得到公平響應(yīng)。
2023-09-28 標(biāo)簽：寄存器IC設(shè)計(jì)鎖存器 4588 0
命名規(guī)范包括模塊命名規(guī)范和代碼命名規(guī)范，代碼命名需要有確定的含義，提高代碼可讀性和可維護(hù)性。
2022-11-17 標(biāo)簽：計(jì)數(shù)器數(shù)據(jù)寄存器Verilog語言 4318 0
調(diào)試應(yīng)該說是任何一個(gè)工程師解決問題的必備技能，對于芯片驗(yàn)證工程師來說更是如此。
2023-04-04 標(biāo)簽：Linux系統(tǒng)RTLpython 4250 0
LUT是什么構(gòu)成的？FPGA里的LUT有什么作用？
首先開門見山的回答這個(gè)問題——LUT的作用是 **實(shí)現(xiàn)所有的邏輯函數(shù)** ，也就是類似于計(jì)算Y=A&B+C+D之類的算式結(jié)果！
請用Verilog分別實(shí)現(xiàn)1位半加器和1位全加器
當(dāng)多位數(shù)相加時(shí)，半加器可用于最低位求和，并給出進(jìn)位數(shù)。第二位的相加有兩個(gè)待加數(shù)和，還有一個(gè)來自前面低位送來的進(jìn)位數(shù)。
邊沿檢測大致分為：上升沿檢測，下降沿檢測和，雙沿檢測。原理都是通過比輸入信號快很多的時(shí)鐘去采集信號，當(dāng)出現(xiàn)兩個(gè)連續(xù)的采集值不等的時(shí)候就是邊沿產(chǎn)生處。
2023-06-28 標(biāo)簽：仿真器狀態(tài)機(jī)CLK 3859 0
CRC校驗(yàn)碼的多種Verilog實(shí)現(xiàn)方式
CRC循環(huán)冗余校驗(yàn)碼（Cyclic Redundancy Check），檢錯(cuò)碼。
2023-06-21 標(biāo)簽：寄存器計(jì)數(shù)器觸發(fā)器 3756 0
Verilog基本語法之?dāng)?shù)據(jù)類型
數(shù)據(jù)類型是用來表示數(shù)字電路中的數(shù)據(jù)存儲和傳送單元
看一下SystemVerilog中package的使用方法與注意事項(xiàng)
談到package，用過VHDL的工程師并不陌生。實(shí)際上，SystemVerilog中的package正是從VHDL引入的，以進(jìn)一步增強(qiáng)其在系統(tǒng)級的描述能力。
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
關(guān)注我們的微信
下載發(fā)燒友APP
電子發(fā)燒友觀察
版權(quán)所有 ? 湖南華秋數(shù)字科技有限公司
長沙市望城經(jīng)濟(jì)技術(shù)開發(fā)區(qū)航空路6號手機(jī)智能終端產(chǎn)業(yè)園2號廠房3層（0731-88081133）
電子發(fā)燒友 （電路圖） 湘公網(wǎng)安備43011202000918
工商網(wǎng)監(jiān)
湘ICP備2023018690號-1
