完善資料讓更多小伙伴認(rèn)識(shí)你，還能領(lǐng)取20積分哦，立即完善>
標(biāo)簽 > verilog
Verilog HDL是一種硬件描述語言（HDL:Hardware Description Language），以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言，用它可以表示邏輯電路圖、邏輯表達(dá)式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。
文章：708個(gè) 瀏覽：112054次 帖子：937個(gè)
取被除數(shù)的高幾位數(shù)據(jù)，位寬和除數(shù)相同（實(shí)例中是 3bit 數(shù)據(jù)）。
IC設(shè)計(jì)工程師需要具備的知識(shí)架構(gòu)
作為一個(gè)真正合格的數(shù)字IC設(shè)計(jì)工程師，你永遠(yuǎn)都需要去不斷學(xué)習(xí)更加先進(jìn)的知識(shí)和技術(shù)。因此，這里列出來的技能永遠(yuǎn)都不會(huì)是完整的。我盡量每年都對這個(gè)列表進(jìn)行一...
2023-01-21 標(biāo)簽：IC設(shè)計(jì)Verilogvhdl 1458 0
SystemVerilog中的類范圍解析運(yùn)算符(::)和“extern”
假設(shè)有一個(gè)類“packet”，它含有一個(gè)static屬性(或方法)“my_packet”，然后就可以從類外部訪問使用類范圍解析運(yùn)算符(::)訪問。
事情是這樣的，SoC工程師的一項(xiàng)典型工作就是集成。俗稱連連看。
各位ICer在工作的過程當(dāng)中，無論是前后端，都會(huì)使用各種常見的腳本語言如：shell，python，perl，tcl等等用于文件的處理，case測試，工...
我們將介紹如何使用verilog參數(shù)和generate語句來編寫可重用的verilog 代碼。 與大多數(shù)編程語言一樣，我們應(yīng)該嘗試使盡可能多的代碼...
上節(jié)說到pyverilog有很多示例腳本，本節(jié)開始逐個(gè)分析。
FPGA有哪些優(yōu)質(zhì)的帶源碼的IP開源網(wǎng)站?
FPGA 項(xiàng)目使用一種稱為 Verilog 的語言，您需要學(xué)習(xí)它才能理解項(xiàng)目。但是通過此處顯示的示例以及其他可用的在線資源，這并不太難。
Verilog和VHDL是兩種廣泛使用的硬件描述語言（HDL），它們用于描述和模擬數(shù)字電路系統(tǒng)的行為和結(jié)構(gòu)。這兩種語言的主要作用是幫助工程師設(shè)計(jì)、仿真和...
硬件描述語言的一個(gè)突出優(yōu)點(diǎn)就是指令執(zhí)行的并行性。多條語句能夠在相同時(shí)鐘周期內(nèi)并行處理多個(gè)信號數(shù)據(jù)。但是當(dāng)數(shù)據(jù)串行輸入時(shí)，指令執(zhí)行的并行性并不能體現(xiàn)出其優(yōu)勢。
FPGA學(xué)習(xí)經(jīng)驗(yàn)總結(jié)
從大學(xué)時(shí)代第一次接觸FPGA至今已有10多年的時(shí)間，至今記得當(dāng)初第一次在EDA實(shí)驗(yàn)平臺(tái)上完成數(shù)字秒表、搶答器、密碼鎖等實(shí)驗(yàn)時(shí)那個(gè)興奮勁。當(dāng)時(shí)由于沒有接觸...
阻塞賦值與非阻塞賦值區(qū)別 異步復(fù)位、同步復(fù)位和異步復(fù)位同步撤銷
前不久一位朋友發(fā)來一道驗(yàn)證題，雖然題目不是很復(fù)雜，但是琢磨了下感覺其中需要掌握的內(nèi)容還是很多的，正所謂麻雀雖小五臟俱全。下面將對此題涉及的一些內(nèi)容進(jìn)行挖...
盤點(diǎn)UVM不同機(jī)制的調(diào)試功能
基于UVM搭建驗(yàn)證環(huán)境和構(gòu)造驗(yàn)證激勵(lì)，調(diào)試的工作總是繞不開的。實(shí)際上，對驗(yàn)證環(huán)境和激勵(lì)的調(diào)試，往往伴隨著驗(yàn)證階段的前半程，并且會(huì)花掉驗(yàn)證工程師很多時(shí)間和精力。
initial begin-end真的是仿真最早執(zhí)行的嗎？
SystemVerilog中，initial begin-end是仿真開始就會(huì)執(zhí)行的代碼塊。比如UVM的test入口函數(shù)run_test，一般就是在in...
Verilog數(shù)值轉(zhuǎn)換知識(shí)總結(jié)
本節(jié)主要對有符號數(shù)的十進(jìn)制與二進(jìn)制表示以及一些數(shù)值變換進(jìn)行簡單的總結(jié)。
SystemVerilog能夠在許多不同的細(xì)節(jié)級別（稱為“抽象級別”）對數(shù)字邏輯進(jìn)行建模。抽象意味著缺乏細(xì)節(jié)。數(shù)字模型越抽象，它所代表的硬件的細(xì)節(jié)就越少。
System Verilog調(diào)試布局由三部分組成。左上角Design Browser，可以訪問仿真對象，右上角為Source Browser，用來展示源...
什么是ASIC設(shè)計(jì)？使用HDL和SystemC代碼生成進(jìn)行ASIC設(shè)計(jì)
ASIC 設(shè)計(jì)是開發(fā)復(fù)雜電子系統(tǒng)的過程。該系統(tǒng)可制造成特殊用途的半導(dǎo)體設(shè)備，通常用于大批量應(yīng)用或具有嚴(yán)格的功耗、性能和尺寸限制的應(yīng)用。ASIC 系統(tǒng)設(shè)計(jì)...
FPGA語言，即現(xiàn)場可編程門陣列編程語言，是用于描述FPGA（Field Programmable Gate Array）內(nèi)部硬件結(jié)構(gòu)和行為的特定語言。...
SystemVerilog還為工程師定義新的數(shù)據(jù)類型提供了一種機(jī)制。用戶定義的數(shù)據(jù)類型允許從現(xiàn)有數(shù)據(jù)類型創(chuàng)建新的類型定義。
2023-02-09 標(biāo)簽：VerilogSystem數(shù)據(jù)類型 1353 0
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
關(guān)注我們的微信
下載發(fā)燒友APP
電子發(fā)燒友觀察
版權(quán)所有 ? 湖南華秋數(shù)字科技有限公司
長沙市望城經(jīng)濟(jì)技術(shù)開發(fā)區(qū)航空路6號手機(jī)智能終端產(chǎn)業(yè)園2號廠房3層（0731-88081133）
電子發(fā)燒友 （電路圖） 湘公網(wǎng)安備43011202000918
工商網(wǎng)監(jiān)
湘ICP備2023018690號-1
