一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示
電子發(fā)燒友網(wǎng) > 技術(shù)文庫

電子發(fā)燒友網(wǎng)技術(shù)文庫為您提供最新技術(shù)文章,最實(shí)用的電子技術(shù)文章,是您了解電子技術(shù)動態(tài)的最佳平臺。

  • CPLD和FPGA兩者的區(qū)別

    CPLD和FPGA都是我們經(jīng)常會用到的器件。有的說有配置芯片的是FPGA,沒有的是CPLD;有的說邏輯資源多的是FPGA,少的是CPLD;有的直接就不做區(qū)分,把他們都叫做FPGA。那么兩者到底有什么區(qū)別呢?下面我們就以Altera公司的CPLD和FPGA為例來說說兩者的區(qū)別。...

    50358次閱讀 · 0評論 fpgacpld
  • 什么是CPLD?基于CPLD的QWERTY 鍵盤設(shè)計(jì)

    AMD公司最先生產(chǎn)帶有宏單元的可編程邏輯器件PAL22V10。目前PAL22V10已成為劃分PLD的界限。可編程邏輯器件所包含的門數(shù)大于PAL22V10所包含則門數(shù),就被認(rèn)為是復(fù)雜可編程邏輯器件,即CPLD。...

    3888次閱讀 · 0評論 cpld可編程邏輯器件
  • 基于Protel 99SE的PLD的設(shè)計(jì) PROTEUS電路仿真應(yīng)用

    PLD(可編程邏輯器件)是一種數(shù)字集成電路的半成品,在其芯片上按一定排列方式集成了大量的門和觸發(fā)器等基本邏輯元件,使用者可利用某種開發(fā)工具對其進(jìn)行加工,即按設(shè)計(jì)要求將這些片內(nèi)的元件連接起來,使之完成某個邏輯電路或系統(tǒng)的功能,成為一個可在實(shí)際電子系統(tǒng)中使用的專用集成電路。...

    6852次閱讀 · 0評論 proteuspldprotel99se
  • 三分鐘了解 ARM、DSP及FPGA的區(qū)別

    ARM(Advanced RISC Machines)是微處理器行業(yè)的一家知名企業(yè),設(shè)計(jì)了大量高性能、廉價(jià)、耗能低的RISC處理器、相關(guān)技術(shù)及軟件。ARM架構(gòu)是面向低預(yù)算市場設(shè)計(jì)的第一款RISC微處理器,基本是32位單片機(jī)的行業(yè)標(biāo)準(zhǔn),它提供一系列內(nèi)核、體系擴(kuò)展、微處理器和系統(tǒng)芯片方案,四個功能模塊可...

    71745次閱讀 · 0評論 dspfpgaarm
  • FPGA設(shè)計(jì)流程“又臭又長”?從eda工具理解超級簡單!

    對于初學(xué)者而言,F(xiàn)PGA的設(shè)計(jì)流程是否顯的“又臭又長”呢??嗬嗬,如果真的有這樣的感覺,沒有關(guān)系,下面我就通過對軟體的使用來了解FPGA的設(shè)計(jì)流程。...

    1369次閱讀 · 0評論 fpgaeda
  • 你應(yīng)該為你的FPGA做一個新選擇

    在第一條路上,F(xiàn)PGA不斷優(yōu)化,主要用于加速數(shù)據(jù)中心工作負(fù)載。 數(shù)據(jù)中心是大型供應(yīng)商關(guān)注的下一個“圣杯”。...

    1990次閱讀 · 0評論 fpga收發(fā)器
  • C到VHDL的編譯器設(shè)計(jì)與實(shí)現(xiàn)詳解

    本文主要介紹了C到VHDL的編譯器設(shè)計(jì)與實(shí)現(xiàn),首先介紹了C與VHDL的語言特征,其次闡述了設(shè)計(jì)方案,最后介紹了轉(zhuǎn)換過程及測試分析,具體的跟隨小編一起來了解一下。...

    4832次閱讀 · 0評論 vhdl編譯器
  • 基于FPGA控制AD9854產(chǎn)生正弦波

    本文首先介紹了ad9854的工作原理,其次介紹了兩款A(yù)D9854應(yīng)用電路圖,最后介紹了基于FPGA控制AD9854產(chǎn)生正弦波。...

    7286次閱讀 · 0評論 FPGA正弦波AD9854
  • Altera? MAX? 10 FPGA介紹(特性、優(yōu)勢、電路圖)

    Altera公司的MAX 10器件是單片非易失低成本可編邏輯器件(PLD),具有內(nèi)部存儲可配置的雙閃存,用戶閃存,集成了ADC,支持單片Nios II軟件處理器,主要用在系統(tǒng)管理,I/O擴(kuò)展,通信控制面板,汽車電子,工業(yè)控制和消費(fèi)類電子產(chǎn)品.本文介紹了Altera MAX 10 FPGA主要優(yōu)勢,A...

    5677次閱讀 · 0評論 fpgaalterapld
  • 基于LT6658的200mA精密基準(zhǔn)電壓源和穩(wěn)壓器的設(shè)計(jì)實(shí)現(xiàn)

    精密模擬設(shè)計(jì)人員常常依賴安靜低噪聲的基準(zhǔn)電壓源來為DAC和ADC轉(zhuǎn)換器供電。這項(xiàng)任務(wù)不在基準(zhǔn)電壓源的基本職責(zé)范圍內(nèi),其表面上的設(shè)計(jì)目的是為實(shí)際電源提供干凈精確的穩(wěn)定電壓,即電源轉(zhuǎn)換器的基準(zhǔn)輸入。考慮一些注意事項(xiàng),基準(zhǔn)電壓源通常能夠勝任為轉(zhuǎn)換器基準(zhǔn)輸入提供精密電壓的工作,這使得設(shè)計(jì)人員可以大膽地要求基...

    2955次閱讀 · 0評論 電源穩(wěn)壓器
  • 一文讀懂FPGA中的除法運(yùn)算及初識AXI總線

    FPGA中的硬件邏輯與軟件程序的區(qū)別,相信大家在做除法運(yùn)算時(shí)會有深入體會。若其中一個操作數(shù)為常數(shù),可通過簡單的移位與求和操作代替,但用硬件邏輯完成兩變量間除法運(yùn)算會占用較多的資源,電路結(jié)構(gòu)復(fù)雜,且通常無法在一個時(shí)鐘周期內(nèi)完成。因此FPGA實(shí)現(xiàn)除法運(yùn)算并不是一個“/”號可以解決的。 好在此類基本運(yùn)算均...

    4883次閱讀 · 0評論 fpga總線
  • FPGA學(xué)習(xí):電源電路設(shè)計(jì)

    與任何電子元器件一樣,F(xiàn)PGA器件需要有電源電壓的供應(yīng)才能工作。尤其對于規(guī)模較大的器件,其功耗也相對較高,其供電系統(tǒng)的好壞將直接影響到整個開發(fā)系統(tǒng)的穩(wěn)定性。所以,設(shè)計(jì)出高效率、高性能的FPGA供電系統(tǒng)具有極其重要的意義。...

    7491次閱讀 · 0評論 電源電路layoutFPGA器件
  • FPGA器件的時(shí)鐘設(shè)計(jì)

    一般情況下,F(xiàn)PGA器件內(nèi)部的邏輯會在每個時(shí)鐘周期的上升沿執(zhí)行一次數(shù)據(jù)的輸入和輸出處理,而在兩個時(shí)鐘上升沿的空閑時(shí)間里,則可以用于執(zhí)行各種各樣復(fù)雜的處理。而一個比較耗時(shí)的復(fù)雜運(yùn)算過程,往往無法一個時(shí)鐘周期完成,便可以切割成幾個耗時(shí)較小的運(yùn)算,然后在數(shù)個時(shí)鐘上升沿后輸出最終的運(yùn)算結(jié)果。...

    8062次閱讀 · 0評論 fpga時(shí)鐘
  • 基于FPGA的大屏幕LED單色圖文顯示屏控制系統(tǒng)

    LED大屏幕顯示系統(tǒng)由上位機(jī)(PC機(jī))、單片機(jī)系統(tǒng)、FPGA控制器、LED顯示屏的行列驅(qū)動電路等模塊組成,如圖1所示。上位機(jī)負(fù)責(zé)漢字、字符等數(shù)據(jù)的采集與發(fā)送。單片機(jī)系統(tǒng)與上位機(jī)之間以異步串行通信工作方式,通過串行端口從上位機(jī)獲得已完成格式轉(zhuǎn)換的待顯示的圖形點(diǎn)陣數(shù)據(jù),并將其存入EEPROM存儲器。...

    4165次閱讀 · 0評論 fpgaled
  • FPGA板的維護(hù)技巧分享(3.3V和1.2V短路)

    進(jìn)一步查找原因,確定究竟是FPGA的哪個Bank的電源出現(xiàn)了短路,連續(xù)測量了好幾個FPGA芯片,發(fā)現(xiàn)都是Bank5的問題;...

    8229次閱讀 · 0評論 fpga晶振
  • FPGA構(gòu)造勘察技巧 FPGA Editor提升效率的小訣竅

    工程師在設(shè)計(jì)過程中,經(jīng)常需要一定的創(chuàng)造力(你不妨稱之為數(shù)字管道膠帶)才能夠保證設(shè)計(jì)的順利完成。過去8年時(shí)間里,我曾經(jīng)目睹許多優(yōu)秀工程師利用這一方法出色地完成了許多工作,而他們采用的最主要工具就是FPGA Editor。...

    1015次閱讀 · 0評論 fpga賽靈思editor
  • 矩陣按鍵原理圖_矩陣按鍵掃描實(shí)例

    鍵盤分編碼鍵盤和非編碼鍵盤。鍵盤上閉合鍵的識別由專用的硬件編碼器實(shí)現(xiàn),并產(chǎn)生鍵編碼號或鍵值的稱為編碼鍵盤,如計(jì)算機(jī)鍵盤。而靠軟件編程來識別的稱為非編碼鍵盤。 在一般嵌入式應(yīng)用中,用的最多的是非編碼鍵盤,也有用到編碼鍵盤的。非編碼鍵盤又分為獨(dú)立鍵盤和行列式(又稱為矩陣式)鍵盤。所謂獨(dú)立式鍵盤,即嵌入式...

    24960次閱讀 · 0評論 fpga編碼器
  • Stratix 10 SoC FPGA器件案例(應(yīng)用、特性、電路圖)

    Intel公司的Stratix 10 SoC FPGA系列采用14nm三柵極(FinFET)和異構(gòu)三維封裝系統(tǒng)工藝技術(shù),比以前高性能SoC FPGA提供2x核性能和節(jié)省多達(dá)70%的功耗, 單片核架構(gòu)多達(dá)550萬個邏輯單源(LE),多達(dá)96個全雙工收發(fā)器通路,收發(fā)器數(shù)據(jù)速率高達(dá)28.3Gbps,嵌入e...

    4698次閱讀 · 0評論 fpgastratixIntel
  • 變頻器的限流點(diǎn)、失速點(diǎn)測試方法分享

    通過功能碼設(shè)置失速過壓點(diǎn)。利用WWL-LDG直流高壓電源通過母線排非常緩慢給變頻器供電,變頻器不帶電機(jī),此時(shí)變頻器從50HZ緩慢減速,在減速過程中緩慢調(diào)高母線電壓,當(dāng)變頻器不再減速時(shí),記錄此時(shí)母線電壓實(shí)測值。緩慢減速的程度以母線電壓升高到過壓失速點(diǎn)前沒有減速到0為準(zhǔn)。...

    5101次閱讀 · 0評論 變頻器
  • 基于FPGA 的FMC 接口應(yīng)用實(shí)例

    PEX6-COP是一個靈活的FPGA協(xié)處理器卡。它是帶有FMC 輸入輸出模塊并且集成了Virtex6 FPGA計(jì)算的核心的行業(yè)標(biāo)準(zhǔn)的半長PCIe臺式機(jī)或服務(wù)器卡。...

    10353次閱讀 · 0評論 fpga接口fwc