完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
電子發(fā)燒友網(wǎng)技術(shù)文庫(kù)為您提供最新技術(shù)文章,最實(shí)用的電子技術(shù)文章,是您了解電子技術(shù)動(dòng)態(tài)的最佳平臺(tái)。
模塊化設(shè)計(jì)是FPGA設(shè)計(jì)中一個(gè)很重要的技巧,它能夠使一個(gè)大型設(shè)計(jì)的分工協(xié)作、仿真測(cè)試更加容易,代碼維護(hù)或升級(jí)更加便利。...
隨著人們訂購(gòu)無(wú)線服務(wù)數(shù)量的激增、各種服務(wù)類型的多樣化,以及更低的便攜式設(shè)備接入因特網(wǎng)的費(fèi)用,使得對(duì)于增加基礎(chǔ)設(shè)施容量的需求日益明顯。3G智能手機(jī)、3G上網(wǎng)本和3G平板電腦是引發(fā)對(duì)于無(wú)線數(shù)據(jù)服務(wù)和基站容量的爆炸性需求的主要推動(dòng)力。將性能疊加到現(xiàn)有的無(wú)線寬帶設(shè)備,例如:HSPA+和EV-DO(即3G+)...
常用的消費(fèi)類視頻接口包括IEEE 1394(火線)、USB 2.0、DVI、HDMI和各種各樣的無(wú)線標(biāo)準(zhǔn)。本文將介紹如何應(yīng)用可編程邏輯器件(PLD)將不同的高速視頻內(nèi)容連接到視頻播放器。 ...
選擇新處理器體系結(jié)構(gòu)是關(guān)鍵的決定。供應(yīng)商的產(chǎn)品路線圖能否滿足未來(lái)應(yīng)用需求,突出系統(tǒng)優(yōu)勢(shì),長(zhǎng)期看系統(tǒng)是否具有競(jìng)爭(zhēng)優(yōu)勢(shì),對(duì)此進(jìn)行評(píng)估非常重要??紤]到較大的軟件投入,基本軟件能夠輕松移植到未來(lái)產(chǎn)品上也非常重要。因此,不僅要知道SoC供應(yīng)商在下一代產(chǎn)品上有哪些承諾,而且還要提出以下問(wèn)題....
為了能夠?qū)崿F(xiàn)HPS與FPGA之間的通信接口,衍生出了AXI bridge協(xié)議。AXI bridge協(xié)議能夠處理帶寬適應(yīng)和時(shí)鐘控制,支持HPS與FPGA之間雙向的邏輯和數(shù)據(jù)交互。...
在FFT算法中,數(shù)據(jù)的寬度通常都是固定的寬度。然而,在FFT的運(yùn)算過(guò)程中,特別是乘法運(yùn)算中,運(yùn)算的結(jié)果將不可避免地帶來(lái)誤差。因此,為了保證結(jié)果的準(zhǔn)確性,采用定點(diǎn)分析是非常必要的。...
FPGA看上去就是一個(gè)四方形。最邊緣是IO Pad了。除去IO Pad,內(nèi)部還是一個(gè)四方形。四個(gè)角上各趴著一個(gè)DCM。上邊緣和下邊緣中間則各趴著一個(gè)全局Buffer的MUX。這樣的好處是四個(gè)DCM的輸出可以直接連接到全局Buffer的入口。...
20世紀(jì)80年代,異構(gòu)計(jì)算技術(shù)就已經(jīng)誕生了。所謂的異構(gòu),就是CPU、DSP、GPU、ASIC、協(xié)處理器、FPGA等各種計(jì)算單元、使用不同的類型指令集、不同的體系架構(gòu)的計(jì)算單元,組成一個(gè)混合的系統(tǒng),執(zhí)行計(jì)算的特殊方式,就叫做“異構(gòu)計(jì)算”。 ...
下面我們來(lái)看本實(shí)例如何配置一個(gè)PLL硬核IP,并將其集成到工程中。如圖8.18所示,在新建的工程中,點(diǎn)擊菜單“ToolsàMegaWizard Plug-In Manager”。...
輸入FPGA引腳上的25MHz時(shí)鐘,配置PLL使其輸出4路分別為12.5MHz、25MHz、50MHz和100MHz的時(shí)鐘信號(hào),這4路時(shí)鐘信號(hào)又分別驅(qū)動(dòng)4個(gè)不同位寬的計(jì)數(shù)器不停的計(jì)數(shù)工作,這些計(jì)數(shù)器的最高位最終輸出用于控制4個(gè)不同的LED亮滅。由于這4個(gè)時(shí)鐘頻率都有一定的倍數(shù)關(guān)系,所以我們也很容易通...
FPGA簡(jiǎn)單的說(shuō),就是現(xiàn)場(chǎng)可編程邏輯陣列。它的內(nèi)部是邏輯單元,它們之間可以用線連接,至于以怎樣的形式相連,則可以根據(jù)應(yīng)用者寫(xiě)入的邏輯決定。每次布線都會(huì)重新組合邏輯單元,從而可以任意的編寫(xiě)不同的邏輯。當(dāng)然,前提是定義的邏輯塊不超出它可讀寫(xiě)的最大值??赡茏约赫f(shuō)的術(shù)語(yǔ)并不專業(yè),又或者是理解或表達(dá)的不透徹,...
基于VHDL的串口RS232電路設(shè)計(jì) 隨著電子技術(shù)的發(fā)展,現(xiàn)場(chǎng)可編程門(mén)陣列 FPGA和復(fù)雜可編程邏輯器件CPLD的出現(xiàn),使得電子系統(tǒng)的設(shè)計(jì)者利用與器件相應(yīng)的電子CAD軟件,在實(shí)驗(yàn)室里就可以設(shè)計(jì)自己的專用集成電路ASIC器件。...
基于實(shí)時(shí)物體移動(dòng)的靜態(tài)圖像背景中移動(dòng)目標(biāo)檢測(cè)是計(jì)算機(jī)視覺(jué)領(lǐng)域的研究熱點(diǎn),在安防、監(jiān)控、智能交通、機(jī)器智慧、以及軍事領(lǐng)域等社會(huì)生活和軍事防御等諸多領(lǐng)域都有較大的實(shí)用價(jià)值。移動(dòng)目標(biāo)檢測(cè)的實(shí)質(zhì)是從實(shí)時(shí)圖像序列中將圖像的變化區(qū)域從整體圖像中分割提取出來(lái)。...
由目標(biāo)運(yùn)動(dòng)引起的運(yùn)動(dòng)變化區(qū)域包括運(yùn)動(dòng)目標(biāo)在前后兩幀中的共同位置(圖中黑色區(qū)域)、在當(dāng)前幀中新顯露出的背景區(qū)域和新覆蓋的背景區(qū)域三部分。...
很多初學(xué)者覺(jué)得學(xué)FPGA很難,需要很多的基礎(chǔ),得懂VERILOG設(shè)計(jì)、會(huì)畫(huà)原理圖,會(huì)畫(huà)PCB,還有各種各樣不同接口,是這樣嗎?首先看數(shù)字電路,了解什么是與或非,各種觸發(fā)器,各種邏輯門(mén),注意!了解即可,但是是怎么工作的一定要透徹透徹透徹透徹!...
模塊劃分,顧名思義是指模塊的劃分。但是,明德?lián)P至簡(jiǎn)設(shè)計(jì)法提出的模塊劃分,是廣義的“模塊劃分”。后續(xù)所提及的“模塊劃分”,不單單指模塊的劃分,還包括模塊劃分好后,模塊的端口及模塊之間數(shù)據(jù)流向的確定。...
模塊的模板包括了輸入輸出信號(hào)列表、信號(hào)定義,組合邏輯和時(shí)序邏輯等,這是一個(gè)模塊常用的組件。學(xué)員只需要理解各個(gè)部分的意義,按要求來(lái)填空就可以,完全沒(méi)有必要去記住。我看很多學(xué)員剛開(kāi)始學(xué)習(xí)時(shí),花費(fèi)大量的時(shí)間去記住、背熟模塊,這是沒(méi)有意義的。...
與傳統(tǒng)計(jì)時(shí)工具如鐘表日歷等相比,數(shù)字萬(wàn)年歷具備精確度高、成本低廉、運(yùn)行穩(wěn)定、功能多樣等眾多優(yōu)點(diǎn),因此國(guó)內(nèi)外許多設(shè)計(jì)人員先后進(jìn)行了相關(guān)設(shè)計(jì)開(kāi)發(fā)。其中,基于FPGA開(kāi)發(fā)除設(shè)計(jì)簡(jiǎn)便、開(kāi)發(fā)成本低、電路簡(jiǎn)潔等,更具備功能設(shè)計(jì)靈活方面的優(yōu)勢(shì)。只需要在軟件上做簡(jiǎn)單修改即可添加不同功能,如鬧鐘、陰陽(yáng)歷對(duì)照等。...
本工程包括矩陣鍵盤(pán)和數(shù)碼管顯示模塊,共同實(shí)現(xiàn)一個(gè)帶有鬧鐘功能、可以設(shè)置時(shí)間的數(shù)字時(shí)鐘。具體功能如下:1. 數(shù)碼管可以顯示時(shí)十位、時(shí)個(gè)位、分十位、分個(gè)位、秒十位、秒個(gè)位。2. 上電后,數(shù)碼管顯示000000,并開(kāi)始每秒計(jì)時(shí)。...
本工程包含了兩個(gè)按鍵和4位數(shù)碼管顯示,共同實(shí)現(xiàn)一個(gè)籃球24秒倒計(jì)時(shí)、并具有暫停和重新計(jì)數(shù)復(fù)位的功能。具體功能如下: 1. 數(shù)碼管顯示秒十位、秒個(gè)位、0.1秒和0.01秒。 2. 上電后,數(shù)碼管顯示2399,表示時(shí)間是23.99秒。...