登錄
登錄后你可以
- 下載海量資料
- 學(xué)習(xí)在線(xiàn)課程
- 觀看技術(shù)視頻
- 寫(xiě)文章/發(fā)帖/加入社區(qū)
登錄
會(huì)員中心
創(chuàng)作中心
完善資料讓更多小伙伴認(rèn)識(shí)你，還能領(lǐng)取20積分哦，立即完善>
電子發(fā)燒友網(wǎng)技術(shù)文庫(kù)為您提供最新技術(shù)文章，最實(shí)用的電子技術(shù)文章，是您了解電子技術(shù)動(dòng)態(tài)的最佳平臺(tái)。
VHDL和verilog各有優(yōu)點(diǎn)，選擇一個(gè)，建議選擇verilog。熟練使用設(shè)計(jì)軟件，知道怎樣編譯、仿真、下載等過(guò)程。起步階段不希望報(bào)一些培訓(xùn)班，除非你有錢(qián)，或者運(yùn)氣好，碰到一個(gè)水平高、又想把自己的經(jīng)驗(yàn)和別人共享的培訓(xùn)老師，不然的話(huà)，培訓(xùn)完后總會(huì)感覺(jué)自己是一個(gè)冤大頭。入門(mén)階段可以在利用網(wǎng)絡(luò)資源完成。...
當(dāng)電源定序不當(dāng)時(shí)，就有可能發(fā)生閉鎖失靈或電流消耗過(guò)大的現(xiàn)象。如果兩個(gè)電源加到芯核接口和I/O接口上的電位不同時(shí)，就會(huì)出現(xiàn)觸發(fā)閉鎖。定序要求不相同的FPGA和其他元件會(huì)使電源系統(tǒng)設(shè)計(jì)更加復(fù)雜化。...
在Configuration d e vi ce 下拉列表框中根據(jù)實(shí)際設(shè)計(jì)選擇被編程目標(biāo)器件，對(duì)于EP3C8 選擇EPCS16 。這個(gè)型號(hào)根據(jù)板子上的型號(hào)選擇。...
本文首先介紹了fpga的優(yōu)勢(shì)及特點(diǎn)，其次介紹了fpga的應(yīng)用領(lǐng)域，最后闡述了fpga應(yīng)用的三個(gè)主要方向。...
本文主要介紹的是FPGA的片上資源使用情況，分別是從組合邏輯及時(shí)序邏輯來(lái)詳細(xì)的分析。...
首先，你必須有學(xué)習(xí)單片機(jī)的熱情，不是說(shuō)今天去圖書(shū)館看了一個(gè)下午關(guān)于單片機(jī)的書(shū)，而明天玩上半天，后天就不知道那個(gè)本書(shū)在講什 么東西了。第二，既然你想學(xué)好單片機(jī)，你必須得舍得花錢(qián)，如果不買(mǎi)些芯片回來(lái)自己動(dòng)手焊焊拆拆的（但是在后期會(huì)介紹給大家一個(gè)很好用的硬件。...
什么是單片機(jī)燒寫(xiě)軟件？ 什么是單片機(jī)燒寫(xiě)軟件？ 簡(jiǎn)單點(diǎn)說(shuō)，就是把你寫(xiě)好代碼(C或者是匯編)專(zhuān)程的機(jī)器語(yǔ)言通過(guò)一定的方式下載到單片機(jī)中。稱(chēng)為燒寫(xiě)。 燒寫(xiě)軟件很多,方式也很多,主要看你的單片機(jī)型號(hào)....
你想用 Linux，但希望它不要影響電機(jī)驅(qū)動(dòng)的確定性和響應(yīng)時(shí)間；你想從驅(qū)動(dòng)器中高速采集電流、電壓和角速度等數(shù)據(jù)進(jìn)行分析，以便集成到工業(yè)4.0或其他工業(yè)物聯(lián)網(wǎng)系統(tǒng)中....
基于數(shù)字特征的識(shí)別算法其核心是通過(guò)對(duì)數(shù)字的形狀以及結(jié)構(gòu)等幾何特征進(jìn)行分析與統(tǒng)計(jì)，通過(guò)對(duì)數(shù)字特征的識(shí)別從而達(dá)到對(duì)圖像中數(shù)字的識(shí)別。...
ARM,DSP,FPGA,CPLD,SOPC,SOC之間有什么區(qū)別和聯(lián)系 arm是一種嵌入式芯片，比單片機(jī)功能強(qiáng)，可以針對(duì)需要增加外設(shè)。類(lèi)似于通用cpu，但是不包括桌面計(jì)算機(jī)。 DSP主要用來(lái)計(jì)算，計(jì)算功能很強(qiáng)悍，一般嵌入式芯片用來(lái)控制，而DSP用來(lái)計(jì)算，譬如一般手機(jī)有一個(gè)arm芯片，主要用來(lái)跑界面...
說(shuō)到模塊化編程，以前曾看過(guò)不少大蝦的例子，他們的源文件和輸出下載文件是放在項(xiàng)目文件夾下地不同文件夾中，如源文件放在src文件夾中，輸出*.hex放在output文件夾中，這樣整個(gè)項(xiàng)目就更顯得清晰明了。...
像素是由比特組成的數(shù)字。例如，在256級(jí)灰度圖像中，每個(gè)像素的灰度是由8比特（也就是1個(gè)字節(jié)）組成。一幅8比特圖像可以認(rèn)為由8個(gè)1比特平面組成，如圖1所示，其中平面1包含圖像中所有像素的最低階比特，而平面8包含圖像中所有像素的最高階比特。...
我們使用3x3模板進(jìn)行邊界提取，所以當(dāng)3x3九個(gè)點(diǎn)都是‘1’的時(shí)候，輸出為‘1’，當(dāng)九個(gè)點(diǎn)都是‘0’的時(shí)候，輸出為‘1’，其他情況輸出均為‘0’。...
學(xué)習(xí)verilog最重要的不是語(yǔ)法，“因?yàn)?0%的語(yǔ)法就能完成90%的工作”，verilog語(yǔ)言常用語(yǔ)言就是always@（），if~else，case，assign這幾個(gè)了。...
Intel公司的MAX 10 FPGA系列采用TSMC 55nm NOR閃存技術(shù),容量從2K到50K 邏輯單元(LE),采用單個(gè)或雙核電源電壓和小尺寸3x3mm和高I/O引腳數(shù)封裝;器件具有全特性FPGA功能,支持Nios II軟核嵌入處理器,數(shù)字信號(hào)處理(DSP)區(qū)塊以及軟DDR3存儲(chǔ)器控制器,內(nèi)...
在二值圖像的腐蝕算法過(guò)程中我們使用二值圖像3x3圖像矩陣，由圖2可知，當(dāng)九個(gè)格子中不全為‘0’或者‘1’時(shí)，經(jīng)過(guò)腐蝕算法后九個(gè)格子的值最終都會(huì)變成‘1’；如果九個(gè)全是‘1’或者‘0’時(shí)，那么最終的結(jié)果九個(gè)全是‘1’或者‘0’。...
本文主要介紹了基于FPGA的壓控晶振同步頻率控制系統(tǒng)的研究與設(shè)計(jì)。利用GPS提供的1pps秒脈沖信號(hào)，為解決上述問(wèn)題，在FPGA的基礎(chǔ)上利用干擾秒脈沖信號(hào)消除和偏差頻率平均運(yùn)算等方法，減少外圍電路，既消減了GPS時(shí)鐘信號(hào)的隨機(jī)干擾誤差，又消除了本地晶振時(shí)鐘信號(hào)的累計(jì)誤差，從而控制本地壓控晶振輸出頻率...
這一次給大家分享的內(nèi)容主要涉及Xilinx FPGA內(nèi)的CLBs，SelectIO和Clocking資源，適合對(duì)FPGA設(shè)計(jì)有時(shí)序要求，卻還沒(méi)有足夠了解的朋友。 ...
以下列出了學(xué)習(xí) Python 時(shí)犯的三種錯(cuò)誤: 1.可變數(shù)據(jù)類(lèi)型作為函數(shù)定義中的默認(rèn)參數(shù) 2.可變數(shù)據(jù)類(lèi)型作為類(lèi)變量 3. 可變的分配錯(cuò)誤...
Spartan6系列FPGA常見(jiàn)的配置模式有5種，該5種模式可分為3大類(lèi)，1. JTAG模式（可歸為從模式）；2. 主模式；3. 從模式。主模式又劃分為master serial模式、master parallel模式，從模式分為slave serial模式、slave parallel模式兩種。...
關(guān)注我們的微信
下載發(fā)燒友APP
電子發(fā)燒友觀察
版權(quán)所有 ? 湖南華秋數(shù)字科技有限公司
長(zhǎng)沙市望城經(jīng)濟(jì)技術(shù)開(kāi)發(fā)區(qū)航空路6號(hào)手機(jī)智能終端產(chǎn)業(yè)園2號(hào)廠房3層（0731-88081133）
電子發(fā)燒友 （電路圖） 湘公網(wǎng)安備43011202000918
工商網(wǎng)監(jiān)
湘ICP備2023018690號(hào)-1
