設(shè)計(jì)和制作芯片封裝的工程師成為今年Semicon West備受矚目的焦點(diǎn)。封裝工程師的工作通常較鮮為人知，但他們現(xiàn)在必須隨時(shí)待命，以協(xié)助推動(dòng)如今更為分歧的半導(dǎo)體技術(shù)藍(lán)圖持續(xù)前進(jìn)。

在Semicon West發(fā)表演說的主講人指出，「摩爾定律」(Moore’s law)日益接近經(jīng)濟(jì)效益的終點(diǎn)，在追逐尺寸更小、成本更低但更快速的芯片發(fā)展道路上，它所能帶來的投資報(bào)酬率正持續(xù)遞減中。透過封裝工程師的巧思，可望以創(chuàng)新的方式將各個(gè)芯片堆疊成更強(qiáng)大的裝置，同時(shí)有助于扭轉(zhuǎn)這一困境。

目前正為新的半導(dǎo)體發(fā)展藍(lán)圖監(jiān)督芯片堆疊任務(wù)的資深工程教育家兼企業(yè)家Bill Bottoms說：「整合就是未來?！?Integration is the future.)據(jù)他估計(jì)，設(shè)計(jì)傳統(tǒng)的5nm芯片成本可能高達(dá)6億美元，而且「這并無以為繼」。

為了克服這一困境，來自英特爾(Intel)和臺(tái)積電(TSMC)的工程師以及一項(xiàng)政府研究計(jì)劃進(jìn)一步描述了目前的封裝技術(shù)進(jìn)展以及未來的挑戰(zhàn)。他們期望打造像樂高(Lego)積木一樣可相互進(jìn)行模塊化組裝的一系列「小芯片」(chiplet)，為其定義標(biāo)準(zhǔn)接口，并推動(dòng)其互連至10微米甚至更小。

英特爾模塊工程總監(jiān)Rahul Manepalli列出了一些現(xiàn)有的重大挑戰(zhàn)：

互連接口必須進(jìn)一步縮小，讓每平方毫米可達(dá)到超過250個(gè)I/O。

需要新材料以實(shí)現(xiàn)更高的訊號(hào)傳輸速度以及不至于在壓力下翹曲的鏈路。

芯片堆疊中所使用的玻璃和有機(jī)面板需要標(biāo)準(zhǔn)尺寸。

封裝需要采用目前晶圓廠所使用的阻障層。

封裝制造商需要采用晶圓廠使用的嚴(yán)格制程控制以及自動(dòng)化技術(shù)。

他說：「封裝最終看起來將會(huì)越來越像晶圓產(chǎn)線后段制程中所采用的銅對(duì)銅互連。」

Manepalli指出，最近業(yè)界積極聚焦于封裝技術(shù)的行動(dòng)「令人振奮」。他在取得半導(dǎo)體封裝相關(guān)的博士學(xué)位后，已在英特爾鉆研此領(lǐng)域約20年了。他曾經(jīng)協(xié)助設(shè)計(jì)了英特爾的嵌入式多芯片互連橋接(EMIB)，這是該公司迄今在芯片堆疊方面所取得的重大成就。

英特爾至今已經(jīng)出貨了超過1百萬臺(tái)使用EMIB的裝置，在FPGA與串行解串器(serdes)之間或PC處理器和GPU之間建立橋接。諷刺的是，這項(xiàng)工作最初是針對(duì)智能型手機(jī)SoC而開發(fā)的。

今年稍晚，英特爾將會(huì)推出代號(hào)為Lakefield的筆記本電腦芯片，該芯片采用另一項(xiàng)稱為Foveros的新芯片堆疊技術(shù)，可將兩塊芯片面對(duì)面連接起來。英特爾的目標(biāo)是在2020年底，將EMIB和Foveros這兩項(xiàng)技術(shù)結(jié)合起來，以打造更強(qiáng)大的多芯片堆疊。

臺(tái)積電勾勒未來的芯片互連和封裝技術(shù)動(dòng)態(tài)。（來源：TSMC）

臺(tái)積電、DARPA分享芯片堆疊藍(lán)圖

臺(tái)積電也和英特爾一樣，對(duì)于結(jié)合前段與后端晶圓廠技術(shù)抱持長遠(yuǎn)的看法，期望該技術(shù)組合可用于打造一種涵蓋任何應(yīng)用的各種3D堆棧。為了達(dá)到這一目標(biāo)，臺(tái)積電至今已經(jīng)為特定市場開發(fā)至少8種新的封裝組合了。

臺(tái)積電負(fù)責(zé)封裝研發(fā)的處長余國寵(K.C. Yee)介紹目前的封裝技術(shù)選項(xiàng)，包括為Nvidia和Xilinx等公司打造的2x CoWoS繪圖芯片，以及為蘋果(Apple)和其它公司提供的更低成本智能型手機(jī)方案。

在中介層技術(shù)上市的五年來，臺(tái)積電已經(jīng)為客戶投片超過50種CoWoS設(shè)計(jì)了。擁有20年封裝技術(shù)經(jīng)驗(yàn)的Yee在2011年加入臺(tái)積電，當(dāng)時(shí)正值該公司全力沖刺芯片堆疊技術(shù)之際。

臺(tái)積電為各種手機(jī)組件定義不同的InFO技術(shù)（來源：TSMC）

不過，英特爾、臺(tái)積電等巨頭可能還需要幾年的時(shí)間才能開發(fā)出更成熟的產(chǎn)品，并在標(biāo)準(zhǔn)方面達(dá)成共識(shí)。為了實(shí)現(xiàn)這一目標(biāo)，Andreas Olofsson開始負(fù)責(zé)一項(xiàng)美國政府的芯片堆疊研究計(jì)劃。

Olofsson說：「過去一年半以來，我們一直在討論串行與平行連接的優(yōu)缺點(diǎn)。」不過，他強(qiáng)調(diào)，政府研究計(jì)劃終究「不是推動(dòng)標(biāo)準(zhǔn)的組織......我們主要任務(wù)在于探索如何權(quán)衡折衷，但并不會(huì)建立標(biāo)準(zhǔn)——標(biāo)準(zhǔn)必須來自于產(chǎn)業(yè)界?！?/p>

然而，這個(gè)由9家公司和3所大學(xué)組成的組織開始取得了進(jìn)展。英特爾為EMIB的物理層互連接口——先進(jìn)接口總線(AIB)，發(fā)布了規(guī)格和參考設(shè)計(jì)。Olofsson說：「對(duì)此感興趣的任何人都可以很快地啟動(dòng)并執(zhí)行，因?yàn)樗峁┝送暾挠涗??！?/p>

英特爾將在今秋推出Stratix X FPGA，透過55微米銅柱凸塊技術(shù)的EMIB連接至Jariet的64GSample/s雷達(dá)芯片。Olofsson說，這項(xiàng)成果將展現(xiàn)「打造最強(qiáng)大雷達(dá)芯片的最低成本方式」。

這項(xiàng)計(jì)劃還包括其他研究，美國加州大學(xué)洛杉磯分校(UCLA)展示其打造10微米互連技術(shù)的進(jìn)展。Lockheed Martin公司并對(duì)其板卡設(shè)計(jì)所需的小芯片類型進(jìn)行了分析。

同時(shí)，還有21個(gè)技術(shù)工作小組已經(jīng)為一項(xiàng)芯片堆疊開發(fā)藍(lán)圖發(fā)表大約10個(gè)章了。Bottoms說，這份產(chǎn)業(yè)開發(fā)藍(lán)圖預(yù)計(jì)將在今年年底前完成。

明年，該工作小組還將聽取來自全球工程師的反饋意見，并在21個(gè)團(tuán)隊(duì)之間啟動(dòng)合作計(jì)劃。

Bottoms說，這項(xiàng)任務(wù)「已經(jīng)刺激了一些競爭前的合作，而且還將加速進(jìn)展?！?/p>

例如，一項(xiàng)研究200mm和300mm晶圓的計(jì)劃發(fā)現(xiàn)具有1mm翹曲的芯片可實(shí)現(xiàn)容許的良率范圍，但接近5mm翹曲的芯片則否?！肝覀兓撕脦啄甑臅r(shí)間才把這項(xiàng)計(jì)劃結(jié)合在一起，」他說。

Bottoms預(yù)測，業(yè)界正在醞釀一波采用微型系統(tǒng)級(jí)封裝(SiP)組件的趨勢。例如，最新型的Apple Watch就是至今即將推出的少數(shù)幾例SiP產(chǎn)品之一。

如今大多數(shù)「主要的系統(tǒng)公司都有多項(xiàng)SiP計(jì)劃進(jìn)行中。你將會(huì)在今年看到更多這一類的產(chǎn)品，而且預(yù)計(jì)在未來的兩三年后將無處不在?！?/p>