一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

正確的時(shí)序

亞德諾半導(dǎo)體 ? 2019-10-15 17:29 ? 次閱讀

Frederik Dostal

ADI公司

許多模擬電路需要一種時(shí)鐘信號(hào),或者要求能在一定時(shí)間后執(zhí)行某項(xiàng)任務(wù)。對(duì)于這樣的應(yīng)用,有各種各樣適用的解決方案。對(duì)于簡(jiǎn)單的時(shí)序任務(wù),可以使用標(biāo)準(zhǔn)的555電路。使用555電路和適當(dāng)?shù)耐獠拷M件,可以執(zhí)行許多不同的任務(wù)。

然而,使用相當(dāng)廣泛的555定時(shí)器有一個(gè)缺點(diǎn),就是設(shè)置不太精確。555定時(shí)器通過給外部電容充電和檢測(cè)電壓閾值來工作。這種電路很容易制作,但它的精度很大程度上取決于其電容的實(shí)際值。

晶體振蕩器適用于精度要求較高的應(yīng)用。它們的精度可能很高,但它們有一個(gè)缺點(diǎn):可靠性。參與電氣設(shè)備維修的人都知道,故障通常是由大型電解電容引起的。晶體振蕩器是引起故障的第二大原因。

第三種測(cè)量時(shí)間長(zhǎng)度或生成時(shí)鐘信號(hào)的方法是使用一個(gè)簡(jiǎn)單的小型微控制器。當(dāng)然,可供選擇的器件數(shù)量繁多,且可以選擇各自不同的優(yōu)化方法。但是,這些器件需要編程,用戶需要掌握一定的知識(shí)才能使用它;此外,由于其采用數(shù)字設(shè)計(jì),在關(guān)鍵應(yīng)用中使用時(shí),必須非常小心謹(jǐn)慎。例如,如果微控制器發(fā)生故障,整個(gè)系統(tǒng)會(huì)出現(xiàn)問題。

除了這三種基本的時(shí)鐘產(chǎn)生構(gòu)建塊之外,還有其他不太為人所知的替代方案。ADI公司提供的TimerBlox模塊就是這樣一種替代方案。它們是基于硅的時(shí)序模塊,與微控制器不同,它們?cè)谶\(yùn)行中是完全模擬的,可以通過電阻進(jìn)行調(diào)整。所以,它不需要軟件編程,功能也非??煽俊D1對(duì)不同的TimerBlox模塊進(jìn)行了概述,且介紹了它們各自的基本功能。使用這些基本構(gòu)建模塊可以生成無數(shù)其他功能。

image.png

1.用于生成各種時(shí)序功能的TimerBlox電路。

與廣泛使用的555定時(shí)器電路相比,TimerBlox電路不依賴外部電容充電。所有的設(shè)置都在電阻中完成,因此其功能更精確。精度可達(dá)到1%2%。晶體振蕩器的精度更高,約為100倍,但隨之而來的是各種缺點(diǎn)。

image.png

2.采用LTC6993 TimerBlox集成電路的包絡(luò)檢波器。

時(shí)序模塊的應(yīng)用非常多樣化。ADI公司已經(jīng)發(fā)布了許多示例電路。圖2顯示了一個(gè)包絡(luò)檢波器。幾個(gè)快速脈沖結(jié)合在一起形成一個(gè)較長(zhǎng)的脈沖。LTC6993-2的外部組件對(duì)于這個(gè)應(yīng)用來說是最少的。電路中的電容只是一個(gè)支持電源電壓的備用電容,對(duì)定時(shí)模塊的精度沒有影響。

其他有趣的應(yīng)用還包括用于電源的多個(gè)開關(guān)穩(wěn)壓器的相移同步,或?qū)U(kuò)頻調(diào)制添加到具有同步輸入的開關(guān)穩(wěn)壓器IC中。另一個(gè)典型的應(yīng)用是部署指定的延遲,也就是定時(shí)器為特定的電路段提供延遲開啟功能。

有許多不同的技術(shù)解決方案用于生成時(shí)鐘信號(hào)和執(zhí)行各種基于時(shí)間的任務(wù)。每種方案各有其優(yōu)缺點(diǎn)。例如TimerBlox模塊這樣的硅振蕩器,就因?yàn)槭褂每勺冸娮璐骐娙?,所以具備易于使用、精度高、可靠性高等特點(diǎn)。

作者簡(jiǎn)介

Frederik Dostal曾就讀于德國(guó)埃爾蘭根-紐倫堡大學(xué)微電子學(xué)專業(yè)。他于2001年開始工作,涉足電源管理業(yè)務(wù),曾擔(dān)任多種應(yīng)用工程師職位,并在亞利桑那州鳳凰城工作了四年,負(fù)責(zé)開關(guān)模式電源。Frederik2009年加入ADI公司,擔(dān)任歐洲分公司的電源管理技術(shù)專家。聯(lián)系方式:frederik.dostal@analog.com

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    FPGA時(shí)序約束之設(shè)置時(shí)鐘組

    Vivado中時(shí)序分析工具默認(rèn)會(huì)分析設(shè)計(jì)中所有時(shí)鐘相關(guān)的時(shí)序路徑,除非時(shí)序約束中設(shè)置了時(shí)鐘組或false路徑。使用set_clock_groups命令可以使時(shí)序分析工具不分析時(shí)鐘組中時(shí)
    的頭像 發(fā)表于 04-23 09:50 ?154次閱讀
    FPGA<b class='flag-5'>時(shí)序</b>約束之設(shè)置時(shí)鐘組

    在linux使用HUMMINGGBIRD Debugger Kit V2連接目標(biāo)板上e203提示出錯(cuò)是怎么回事?

    ’t do that when your target is `exec’ “monitor” command not supported by this target 找不到目標(biāo)板上的器件,底層跟蹤如下各管腳時(shí)序如下: 請(qǐng)問一下大神們,正確
    發(fā)表于 03-07 16:32

    LM98640到底按照什么時(shí)序采集才能正確實(shí)現(xiàn)串轉(zhuǎn)并?

    自制FPGA數(shù)據(jù)采集板,通過txtfrm和txtclk采集輸出LVDS數(shù)據(jù),怎么有錯(cuò),因?yàn)檩敵鰰r(shí)鐘是個(gè)假320MHz(INCLK=40MHz),每個(gè)點(diǎn)只有7個(gè)時(shí)鐘,差一個(gè),到底按照什么時(shí)序采集才能正確實(shí)現(xiàn)串轉(zhuǎn)并?
    發(fā)表于 12-25 07:38

    ADS8861時(shí)鐘配置,監(jiān)測(cè)SCLK和DOUT波形,發(fā)現(xiàn)存在SCLK和DOUT同時(shí)動(dòng)作的情況,該波形或者時(shí)序是否正確?

    你好, ADS8861時(shí)鐘配置問題,請(qǐng)幫忙看看,謝謝! 問題描述: 監(jiān)測(cè)SCLK和DOUT波形,發(fā)現(xiàn)存在SCLK和DOUT同時(shí)動(dòng)作的情況,該波形或者時(shí)序是否正確? 若波形正確的,那么此時(shí)的高低電平是怎么判定的? 采樣周期時(shí)間
    發(fā)表于 11-19 07:14

    TAS5518c將0xD9寄存器改為0x48,沒有波形輸出是怎么回事?

    對(duì)TAS5518c芯片通過I2S寫入了正確時(shí)序,發(fā)送數(shù)據(jù)為24位,48k采樣率(和默認(rèn)設(shè)置一致),目前對(duì)寄存器的配置是僅將0xD9寄存器改為0x48(取消主音量靜音),沒有波形輸出,讀取錯(cuò)誤狀態(tài)
    發(fā)表于 10-16 07:56

    鎖存器的基本輸出時(shí)序

    在深入探討鎖存器的輸出時(shí)序時(shí),我們需要詳細(xì)分析鎖存器在不同控制信號(hào)下的行為表現(xiàn),特別是控制信號(hào)(如使能信號(hào)E)的電平變化如何影響數(shù)據(jù)輸入(D)到輸出(Q)的傳輸過程。以下是對(duì)鎖存器輸出時(shí)序的詳細(xì)描述,旨在全面覆蓋其工作原理和時(shí)序
    的頭像 發(fā)表于 08-30 10:43 ?922次閱讀

    時(shí)序邏輯電路有記憶功能嗎

    時(shí)序邏輯電路確實(shí)具有記憶功能 。這一特性是時(shí)序邏輯電路與組合邏輯電路的本質(zhì)區(qū)別之一。
    的頭像 發(fā)表于 08-29 10:31 ?1146次閱讀

    FPGA電源時(shí)序控制

    電子發(fā)燒友網(wǎng)站提供《FPGA電源時(shí)序控制.pdf》資料免費(fèi)下載
    發(fā)表于 08-26 09:25 ?0次下載
    FPGA電源<b class='flag-5'>時(shí)序</b>控制

    DRAM內(nèi)存操作與時(shí)序解析

    在數(shù)字時(shí)代,DRAM(動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)扮演著至關(guān)重要的角色。它們存儲(chǔ)著我們的數(shù)據(jù),也承載著我們的記憶。然而,要正確地操作DRAM并確保其高效運(yùn)行,了解其背后的時(shí)序和操作機(jī)制是必不可少的。
    的頭像 發(fā)表于 07-26 11:39 ?1090次閱讀
    DRAM內(nèi)存操作與<b class='flag-5'>時(shí)序</b>解析

    電源時(shí)序器屬于控制繼電器嗎

    電源時(shí)序器和控制繼電器是兩種不同的電子設(shè)備,電源時(shí)序器通過控制繼電器實(shí)現(xiàn)對(duì)電源設(shè)備的順序控制,而控制繼電器則用于實(shí)現(xiàn)電路的通斷控制。電源時(shí)序器(Power Sequencer)和控制繼電器
    的頭像 發(fā)表于 07-08 14:30 ?921次閱讀

    電源時(shí)序器屬于什么設(shè)備類型

    電源時(shí)序器是一種用于控制多個(gè)電源設(shè)備按照特定順序開啟或關(guān)閉的電子設(shè)備。它廣泛應(yīng)用于各種場(chǎng)合,如舞臺(tái)燈光、音響設(shè)備、計(jì)算機(jī)系統(tǒng)等,以確保設(shè)備按照正確的順序啟動(dòng)或關(guān)閉,避免因電源沖擊或電壓不穩(wěn)定而損壞
    的頭像 發(fā)表于 07-08 14:21 ?1367次閱讀

    電源時(shí)序器輸出電壓多少伏

    電源時(shí)序器是一種電子設(shè)備,用于控制多個(gè)電源的開啟和關(guān)閉順序,以確保設(shè)備按照正確的順序啟動(dòng)和關(guān)閉。電源時(shí)序器廣泛應(yīng)用于工業(yè)自動(dòng)化、電力系統(tǒng)、通信系統(tǒng)等領(lǐng)域。 一、電源時(shí)序器的工作原理 電
    的頭像 發(fā)表于 07-08 14:19 ?1293次閱讀

    電源時(shí)序器的原理及使用方法是什么

    電源時(shí)序器是一種用于控制多個(gè)電源設(shè)備按照一定順序開啟或關(guān)閉的電子設(shè)備。它廣泛應(yīng)用于音響、舞臺(tái)燈光、電視廣播、工業(yè)自動(dòng)化等領(lǐng)域。本文將介紹電源時(shí)序器的原理及使用方法。 一、電源時(shí)序器的原理 電源
    的頭像 發(fā)表于 07-08 14:16 ?3691次閱讀

    輕松實(shí)現(xiàn)復(fù)雜的電源時(shí)序控制

    之前上電,不過有些設(shè)計(jì)可能要求采用其他序列。正確的上電和關(guān)斷時(shí)序控制可以防止閂鎖引起的即刻損壞和靜電放電(ESD)引起的長(zhǎng)期損壞。另外,對(duì)電源實(shí)施時(shí)序控制還可在上電
    的頭像 發(fā)表于 06-26 08:24 ?1372次閱讀
    輕松實(shí)現(xiàn)復(fù)雜的電源<b class='flag-5'>時(shí)序</b>控制

    FPGA 高級(jí)設(shè)計(jì):時(shí)序分析和收斂

    的綜合、映射、布局和布線,以減小邏輯和布線延時(shí),從而提高 工作頻率。 2、獲得正確時(shí)序分析報(bào)告 幾乎所有的 FPGA 設(shè)計(jì)平臺(tái)都包含靜態(tài)時(shí)序分析工具,利用這類工具可以獲得映射或 布局布線后的
    發(fā)表于 06-17 17:07