“我認為，除了SOC單芯片之外，2.5D甚至結(jié)合2.5D、3D高性能的計算芯片，同樣SIP會帶出異質(zhì)系統(tǒng)整合的需求。9月你會看到更多的產(chǎn)品已經(jīng)應(yīng)用到扇出型就是雙層結(jié)構(gòu)SIP的概念。”郭桂冠表示，筆者在展臺也看到日月光帶來了2.5D和3D封裝的成品展示。

5G對封裝廠帶來哪些機會？郭桂冠認為，5G不僅僅是快速傳輸，還有高效能技術(shù)，這部分有更快的反應(yīng)速度，我們定義叫HPC。日月光針對SIP封裝有兩個明顯的趨勢：一是從單面變成雙面，厚度會增加，厚度的增加遠遠超過實際應(yīng)用。蘋果厚度就是0.75，在座的手機殼厚度都遠遠超過，這部分隨著時間演進一方面不斷縮??；二是開始增加很多異形鍵，可以是和外面天線連接的接觸片。好處是不用依賴基板，另外一個好處是線寬間距做得更優(yōu)化。

日月光推出了晶圓級 FOWLP (Fan-out Wafer-Level Package) 技術(shù)，推出面板級 FOPLP (Fan-out Panel-Level Package) 的則有日月光、力成、三星等等，競爭相當激烈。

長電科技兩大核心技術(shù)實現(xiàn)異構(gòu)集成

中國半導(dǎo)體行業(yè)協(xié)會副理事長、長電科技董事兼首席執(zhí)行長鄭力表示：“后摩爾時代半導(dǎo)體器件成品制造技術(shù)和價值遠超封測字義范疇，目前從先進封裝到芯片成品制造的產(chǎn)業(yè)升級趨勢明顯，長電兩大核心技術(shù)可以實現(xiàn)異構(gòu)集成。同時，協(xié)同設(shè)計優(yōu)化芯片成品集成與測試一體化趨勢非常重要?！?br />

鄭力分析說，目前，晶圓級封裝的再布線層線寬間距已經(jīng)從20/20um發(fā)展到2/2um，縮小了10倍，幾乎與手機主芯片制程演進是同樣的速度，從2011年的28nm進入到今天的5nm；手機主芯片的晶圓節(jié)點也從28nm發(fā)展到5nm，從有機基板變?yōu)樯瘸鲂驮俨季€層，垂直高度從1.6nm到0.6nm；CPU、GPU的I/O密度增長10倍，集成高帶寬的存儲器，還有異構(gòu)集成技術(shù)加入；無線射頻模塊內(nèi)布元器件數(shù)量增長30倍。用一句話概括，先進封裝在技術(shù)向前發(fā)展到異構(gòu)集成，微系統(tǒng)集成階段時實現(xiàn)了質(zhì)的飛躍。

上周AMD在臺北電腦展展示的2.5DChiplet、3D Chiplet等異構(gòu)集成，密度提高300倍，臺積電、Intel，國際半導(dǎo)體的頭部企業(yè)都在積極布局半導(dǎo)體的異構(gòu)集成應(yīng)用。

先進芯片成品制造技術(shù)正在發(fā)生顛覆性突破，長電科技也在異構(gòu)集成技術(shù)賽道上不斷換擋提速。針對Chiplet異構(gòu)集成應(yīng)用，長電科技推出了XDFO全系列的解決方案，包括2D Chiplet、2.5D Chiplet和3D Chiplet，可適用于移動通信、汽車、醫(yī)療和人工智能等應(yīng)用。

基于設(shè)計需求，長電科技的無硅通孔扇出型晶圓級高密度封裝技術(shù)，可在硅中介層（Si Interposer）中使用堆疊通孔技術(shù)（Stacked VIA）替代硅通孔技術(shù)（TSV）。該技術(shù)可以實現(xiàn)多層RDL再布線層，2×2um的線寬間距，40um極窄凸塊互聯(lián)，多層芯片疊加，集成高帶寬存儲和集成無源元件。

長電科技在扇出型技術(shù)積累接近10年，在結(jié)合高密度SIP技術(shù)，面向未來推出2.5D chiplet、3D chiplet等產(chǎn)品解決方案，可靈活實現(xiàn)異構(gòu)集成。鄭力透露，這些產(chǎn)品在2022年、2023年都有面向量產(chǎn)的項目和解決方案。

鄭力強調(diào)說：“除了在技術(shù)和工藝上不斷突破，要實現(xiàn)低成本、高性能、環(huán)保優(yōu)質(zhì)的集成電路產(chǎn)品制造，還需要通過系統(tǒng)級電性能、結(jié)構(gòu)、熱仿真模擬與系統(tǒng)設(shè)計，這就使得芯片成品集成測試一體化成為一種潮流。長電科技要和IP、設(shè)計企業(yè)、EDA企業(yè)合作，芯片主體的協(xié)同設(shè)計要做起來?！?br />

小結(jié)

中國科學(xué)院院士毛軍發(fā)院士指出，異質(zhì)集成電路特色突出：一是可以融合不同半導(dǎo)體材料、工藝、結(jié)構(gòu)和元器件或芯片的優(yōu)點；二是采用系統(tǒng)設(shè)計理念；三是應(yīng)用先進技術(shù)比如IP和小芯片Chiplet；具有2.5D或3D高密度結(jié)構(gòu)。異質(zhì)集成電路優(yōu)點明顯：首先，實現(xiàn)強大的復(fù)雜功能、優(yōu)異的綜合性能，突破單一半導(dǎo)體工藝的性能極限；二是靈活性大、可靠性高、研發(fā)周期短；三是三維集成可以實現(xiàn)小型化、輕質(zhì)化；對半導(dǎo)體設(shè)備要求相對比較低，不受EUV光刻機限制。

臺積電、日月光、長電科技的最新實踐和技術(shù)演進，相信能給未來5G高性能計算、AI和IoT芯片的落地帶來更多助力，也是中國芯片彎道超車的可能路徑之一。

本文由電子發(fā)燒友原創(chuàng)，作者章鷹，微信號zy1052625525，轉(zhuǎn)載請注明以上來源。如需入群交流，請?zhí)砑游⑿舉lecfans999，投稿發(fā)郵件到huangjingjing@elecfans.com.