一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Xilinx FPGA平臺DDR3設(shè)計保姆式教程(六)

C29F_xilinx_inc ? 來源:賽靈思 ? 作者:賽靈思 ? 2022-02-26 17:34 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

實驗?zāi)康模?/p>

為了更方便的對DDR讀寫,我們對DDR再次封裝成可復(fù)用的讀寫模塊。

一、前言

因為DDR3是半雙工,所以DDR讀寫模塊應(yīng)該包括三部分內(nèi)容:

ddr3_top.v :

1. ddr3讀操作子模塊

2. ddr3寫操作子模塊

3. ddr3讀/寫仲裁模塊

但是在實際項目使用時,DDR都要根據(jù)實際需求來進行讀寫操作,所以本文旨在提供一種思路,將讀/寫/仲裁合在一個模塊,實際使用當結(jié)合具體情況而定。

實現(xiàn)目標: 給出(寫請求、寫長度、寫數(shù)據(jù)、寫地址)就寫入ddr3,給出(讀請求、讀長度、讀地址)就從ddr3讀相應(yīng)數(shù)量的數(shù)據(jù)出來。

二、方案設(shè)計

2.1 系統(tǒng)框圖

Xilinx FPGA平臺DDR3設(shè)計保姆式教程(六)

2.2設(shè)計狀態(tài)機

Xilinx FPGA平臺DDR3設(shè)計保姆式教程(六)

2.3代碼實現(xiàn)

代碼都是浮云~

記得帶我入門的老師傅說過:只寫代碼,那是碼農(nóng)干的~

重點是方案,是思路~

2.4仿真驗證

寫入200個數(shù),1-200;

讀出100個數(shù),1-100;

驗證成功。

三、其他

本章寫的比較簡略,主要參考黑金教程而來。實際使用正如文章開始所說,視具體情況而定。

1. ddr讀寫大都以FIFO作銜接,方便操作;

2. 讀寫操作按照時序圖操作就ok,主要設(shè)計讀寫仲裁方案。

3.1后記

本章確實寫的比較簡陋,原因一是使用情況具體分析;二是時間耽擱太久了,還有很多東西需要學(xué)習(xí);先把DDR放一放,后面有更深的理解的時候再來補充。

DDR3系列算是筆者第一個完整的系列文章,整理的同時順便加深自己理解,有點愛上寫博客了~

終于結(jié)束這個篇章了,這周末開始GTX接口系列文章的整理!

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1645

    文章

    22033

    瀏覽量

    617763
  • 封裝
    +關(guān)注

    關(guān)注

    128

    文章

    8645

    瀏覽量

    145337
  • Xilinx
    +關(guān)注

    關(guān)注

    73

    文章

    2184

    瀏覽量

    125153
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    【RK3568+PG2L50H開發(fā)板實驗例程】FPGA部分 | DDR3 讀寫實驗例程

    ? 本原創(chuàng)文章由深圳市小眼睛科技有限公司創(chuàng)作,版權(quán)歸本公司所有,如需轉(zhuǎn)載,需授權(quán)并注明出處(www.meyesemi.com) 1.實驗簡介 實驗?zāi)康模?完成 DDR3 的讀寫測試。 實驗環(huán)境
    發(fā)表于 07-10 10:46

    在Vivado調(diào)用MIG產(chǎn)生DDR3的問題解析

    下面是調(diào)用的DDR3模塊的,模塊的倒數(shù)第二行是,模塊的時鐘輸入,時鐘源來自PLL產(chǎn)生的系統(tǒng)時鐘的倍頻。
    的頭像 發(fā)表于 05-03 10:21 ?553次閱讀
    在Vivado調(diào)用MIG產(chǎn)生<b class='flag-5'>DDR3</b>的問題解析

    TPS51116 完整的DDR、DDR2、DDR3、DDR3L、LPDDR3DDR4 電源解決方案同步降壓控制器數(shù)據(jù)手冊

    TPS51116為 DDR/SSTL-2、DDR2/SSTL-18、DDR3/SSTL-15、DDR3L、LPDDR3
    的頭像 發(fā)表于 04-29 16:38 ?370次閱讀
    TPS51116 完整的<b class='flag-5'>DDR</b>、<b class='flag-5'>DDR</b>2、<b class='flag-5'>DDR3</b>、<b class='flag-5'>DDR3</b>L、LPDDR<b class='flag-5'>3</b> 和 <b class='flag-5'>DDR</b>4 電源解決方案同步降壓控制器數(shù)據(jù)手冊

    DDR模塊的PCB設(shè)計要點

    在高速PCB設(shè)計中,DDR模塊是絕對繞不過去的一關(guān)。無論你用的是DDR、DDR2還是DDR3,只要設(shè)計不規(guī)范,后果就是——信號反射、時序混亂、系統(tǒng)頻繁死機。
    的頭像 發(fā)表于 04-29 13:51 ?1098次閱讀
    <b class='flag-5'>DDR</b>模塊的PCB設(shè)計要點

    TPS51216-EP 增強型產(chǎn)品 完整的 DDR2、DDR3DDR3L 內(nèi)存電源解決方案 同步降壓控制器數(shù)據(jù)手冊

    TPS51216-EP 以最低的總成本和最小的空間為 DDR2、DDR3DDR3L 內(nèi)存系統(tǒng)提供完整的電源。它將同步降壓穩(wěn)壓控制器 (VDDQ) 與 2A 灌/拉跟蹤 LDO (VTT) 和緩
    的頭像 發(fā)表于 04-26 11:12 ?295次閱讀
    TPS51216-EP 增強型產(chǎn)品 完整的 <b class='flag-5'>DDR</b>2、<b class='flag-5'>DDR3</b> 和 <b class='flag-5'>DDR3</b>L 內(nèi)存電源解決方案 同步降壓控制器數(shù)據(jù)手冊

    DDR3 SDRAM配置教程

    DDR3 SDRAM(Double-Data-Rate ThreeSynchronous Dynamic Random Access Memory)是DDR SDRAM的第三代產(chǎn)品,相較于DDR2,
    的頭像 發(fā)表于 04-10 09:42 ?2928次閱讀
    <b class='flag-5'>DDR3</b> SDRAM配置教程

    燦芯半導(dǎo)體推出DDR3/4和LPDDR3/4 Combo IP

    燦芯半導(dǎo)體(上海)股份有限公司(燦芯股份,688691)宣布推出基于28HKD 0.9V/2.5V 平臺DDR3/4, LPDDR3/4 Combo IP。該IP具備廣泛的協(xié)議兼容性,支持D
    的頭像 發(fā)表于 03-21 16:20 ?461次閱讀

    DDR內(nèi)存控制器的架構(gòu)解析

    DDR內(nèi)存控制器是一個高度集成的組件,支持多種DDR內(nèi)存類型(DDR2、DDR3、DDR3L、LPDDR2),并通過精心設(shè)計的架構(gòu)來優(yōu)化內(nèi)存
    的頭像 發(fā)表于 03-05 13:47 ?1678次閱讀
    <b class='flag-5'>DDR</b>內(nèi)存控制器的架構(gòu)解析

    三大內(nèi)存原廠或?qū)⒂?025年停產(chǎn)DDR3/DDR4

    據(jù)報道,業(yè)內(nèi)人士透露,全球三大DRAM內(nèi)存制造商——三星電子、SK海力士和美光,有望在2025年內(nèi)正式停產(chǎn)已有多年歷史的DDR3DDR4兩代內(nèi)存。 隨著技術(shù)的不斷進步和消費級平臺的更新?lián)Q代
    的頭像 發(fā)表于 02-19 11:11 ?1594次閱讀

    基于Xilinx ZYNQ7000 FPGA嵌入開發(fā)實戰(zhàn)指南

    電子發(fā)燒友網(wǎng)站提供《基于Xilinx ZYNQ7000 FPGA嵌入開發(fā)實戰(zhàn)指南.pdf》資料免費下載
    發(fā)表于 12-10 15:31 ?37次下載

    DDR3DDR4、DDR5的性能對比

    DDR3DDR4、DDR5是計算機內(nèi)存類型的不同階段,分別代表第三代、第四代和第五代雙倍數(shù)據(jù)速率同步動態(tài)隨機存取存儲器(SDRAM)。以下是它們之間的性能對比: 一、速度與帶寬 DDR3
    的頭像 發(fā)表于 11-29 15:08 ?1w次閱讀

    如何選擇DDR內(nèi)存條 DDR3DDR4內(nèi)存區(qū)別

    隨著技術(shù)的不斷進步,計算機內(nèi)存技術(shù)也在不斷發(fā)展。DDR(Double Data Rate)內(nèi)存條作為計算機的重要組成部分,其性能直接影響到電腦的運行速度和穩(wěn)定性。DDR3DDR4是目前市場上最常
    的頭像 發(fā)表于 11-20 14:24 ?5990次閱讀

    【米爾-Xilinx XC7A100T FPGA開發(fā)板試用】+01.開箱(zmj)

    推出的MYC-J7A100T核心板及開發(fā)板是基于Xilinx Artix-7系列XC7A100T的開發(fā)平臺,FPGA工業(yè)芯,兼容國產(chǎn)PG2L100H: XC7A100T-2FGG484I具有高度
    發(fā)表于 11-12 15:45

    Xilinx 7系列FPGA PCIe Gen3的應(yīng)用接口及特性

    Xilinx7系列FPGA集成了新一代PCI Express集成塊,支持8.0Gb/s數(shù)據(jù)速率的PCI Express 3.0。本文介紹了7系列FPGA PCIe Gen3的應(yīng)用接口及
    的頭像 發(fā)表于 11-05 15:45 ?3075次閱讀
    <b class='flag-5'>Xilinx</b> 7系列<b class='flag-5'>FPGA</b> PCIe Gen<b class='flag-5'>3</b>的應(yīng)用接口及特性

    DDR3寄存器和PLL數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《DDR3寄存器和PLL數(shù)據(jù)表.pdf》資料免費下載
    發(fā)表于 08-23 11:06 ?2次下載
    <b class='flag-5'>DDR3</b>寄存器和PLL數(shù)據(jù)表