一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Vivado 2022.1的新特性

FPGA技術(shù)驛站 ? 來(lái)源:TeacherGaoFPGAHub ? 作者:TeacherGaoFPGAHub ? 2022-07-03 17:00 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

Vivado 2022.1已正式發(fā)布,今天我們就來(lái)看看其中的一個(gè)新特性?;?a target="_blank">機(jī)器學(xué)習(xí)的資源評(píng)估對(duì)于Vivado IP Catalog中的IP,在2022.1之前的版本中我們只有在綜合之后才能看到其資源利用率。從資源評(píng)估的角度而言,信息是滯后的。Vivado 2022.1引入了基于機(jī)器學(xué)習(xí)的資源評(píng)估方法,在IP定制結(jié)束即可看到其資源使用情況。使用此功能需要首先勾選如下圖所示選項(xiàng)。

080f549a-e7a6-11ec-ba43-dac502259ad0.png

我們來(lái)看一個(gè)例子,打開(kāi)FFT IP Core,填寫(xiě)參數(shù),即可在Resources下看到具體的資源利用情況,如下圖所示。

08380138-e7a6-11ec-ba43-dac502259ad0.png

使用此方法,我們可以快速獲取IP的資源利用率,而不必等到對(duì)IP進(jìn)行OOC綜合之后才能知道具體資源使用情況,這對(duì)于設(shè)計(jì)初期的資源評(píng)估很有意義。此外,此功能對(duì)于基于IPI(IP Integrator)的Block Design也是開(kāi)放的。因此,對(duì)于BD中的IP也可以借助此功能快速獲取資源利用率。

原文標(biāo)題:基于機(jī)器學(xué)習(xí)的資源評(píng)估

文章出處:【微信公眾號(hào):TeacherGaoFPGAHub】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

審核編輯:彭靜
聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • IP
    IP
    +關(guān)注

    關(guān)注

    5

    文章

    1807

    瀏覽量

    152646
  • 機(jī)器學(xué)習(xí)

    關(guān)注

    66

    文章

    8505

    瀏覽量

    134677
  • Vivado
    +關(guān)注

    關(guān)注

    19

    文章

    835

    瀏覽量

    68824

原文標(biāo)題:基于機(jī)器學(xué)習(xí)的資源評(píng)估

文章出處:【微信號(hào):Lauren_FPGA,微信公眾號(hào):FPGA技術(shù)驛站】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    Vivado無(wú)法選中開(kāi)發(fā)板的常見(jiàn)原因及解決方法

    在使用 AMD Vivado Design Suite 對(duì)開(kāi)發(fā)板(Evaluation Board)進(jìn)行 FPGA 開(kāi)發(fā)時(shí),我們通常希望在創(chuàng)建工程時(shí)直接選擇開(kāi)發(fā)板,這樣 Vivado 能夠自動(dòng)配置
    的頭像 發(fā)表于 07-15 10:19 ?451次閱讀
    <b class='flag-5'>Vivado</b>無(wú)法選中開(kāi)發(fā)板的常見(jiàn)原因及解決方法

    如何使用One Spin檢查AMD Vivado Design Suite Synth的結(jié)果

    本文講述了如何使用 One Spin 檢查 AMD Vivado Design Suite Synth 的結(jié)果(以 Vivado 2024.2 為例)。
    的頭像 發(fā)表于 05-19 14:22 ?524次閱讀
    如何使用One Spin檢查AMD <b class='flag-5'>Vivado</b> Design Suite Synth的結(jié)果

    Vivado 2018.3軟件的使用教程

    大家好,歡迎來(lái)到至芯科技FPGA煉獄營(yíng)地,準(zhǔn)備開(kāi)啟我們的偉大征程!正所謂“兵馬未動(dòng),糧草先行”,戰(zhàn)前的準(zhǔn)備自是必不可少,在FPGA的漫漫沙場(chǎng),我們何以入場(chǎng),何以取勝呢?在這里我們?yōu)楦魑粦?zhàn)友準(zhǔn)備了vivado 2018.3的使用教程。
    的頭像 發(fā)表于 04-30 14:14 ?1301次閱讀
    <b class='flag-5'>Vivado</b> 2018.3軟件的使用教程

    Vivado FIR IP核實(shí)現(xiàn)

    Xilinx的FIR IP核屬于收費(fèi)IP,但是不需要像 Quartus那樣通過(guò)修改license文件來(lái)破解。如果是個(gè)人學(xué)習(xí),現(xiàn)在網(wǎng)絡(luò)上流傳的license破解文件在破解Vivado的同時(shí)也破解
    的頭像 發(fā)表于 03-01 14:44 ?1708次閱讀
    <b class='flag-5'>Vivado</b> FIR IP核實(shí)現(xiàn)

    AMD Vivado Design Suite IDE中的設(shè)計(jì)分析簡(jiǎn)介

    本文檔涵蓋了如何驅(qū)動(dòng) AMD Vivado Design Suite 來(lái)分析和改善您的設(shè)計(jì)。
    的頭像 發(fā)表于 02-19 11:22 ?597次閱讀
    AMD <b class='flag-5'>Vivado</b> Design Suite IDE中的設(shè)計(jì)分析簡(jiǎn)介

    Vivado Design Suite用戶指南: 設(shè)計(jì)分析與收斂技巧

    電子發(fā)燒友網(wǎng)站提供《Vivado Design Suite用戶指南: 設(shè)計(jì)分析與收斂技巧.pdf》資料免費(fèi)下載
    發(fā)表于 01-15 15:28 ?0次下載
    <b class='flag-5'>Vivado</b> Design Suite用戶指南: 設(shè)計(jì)分析與收斂技巧

    Vivado Design Suite用戶指南:邏輯仿真

    電子發(fā)燒友網(wǎng)站提供《Vivado Design Suite用戶指南:邏輯仿真.pdf》資料免費(fèi)下載
    發(fā)表于 01-15 15:25 ?0次下載
    <b class='flag-5'>Vivado</b> Design Suite用戶指南:邏輯仿真

    Xilinx_Vivado_SDK的安裝教程

    I Agree,然后點(diǎn)擊 Next: 選擇 Vivado HL System Edition(一般選擇這個(gè)設(shè)計(jì)套件比較完整,它比 Vivado HL Design Edition 多了一個(gè) System Generator for DSP with Mat
    的頭像 發(fā)表于 11-16 09:53 ?5404次閱讀
    Xilinx_<b class='flag-5'>Vivado</b>_SDK的安裝教程

    每次Vivado編譯的結(jié)果都一樣嗎

    很多FPGA工程師都有這種困惑,Vivado每次編譯的結(jié)果都一樣嗎? 在AMD官網(wǎng)上,有這樣一個(gè)帖子: Are Vivado results repeatable for identical
    的頭像 發(fā)表于 11-11 11:23 ?1250次閱讀
    每次<b class='flag-5'>Vivado</b>編譯的結(jié)果都一樣嗎

    vivado導(dǎo)入舊版本的項(xiàng)目,IP核心被鎖。

    vivado導(dǎo)入其他版本的項(xiàng)目的時(shí)候,IP核被鎖,無(wú)法解開(kāi),請(qǐng)問(wèn)該如何解決。 使用軟件:vivado 2019.2 導(dǎo)入項(xiàng)目使用版本:vivado 2018
    發(fā)表于 11-08 21:29

    使用Vivado通過(guò)AXI Quad SPI實(shí)現(xiàn)XIP功能

    本博客提供了基于2023.2 Vivado的參考工程,展示如何使用Microblaze 地執(zhí)行(XIP)程序,并提供一個(gè)簡(jiǎn)單的bootloader。
    的頭像 發(fā)表于 10-29 14:23 ?1722次閱讀
    使用<b class='flag-5'>Vivado</b>通過(guò)AXI Quad SPI實(shí)現(xiàn)XIP功能

    Vivado使用小技巧

    有時(shí)我們對(duì)時(shí)序約束進(jìn)行了一些調(diào)整,希望能夠快速看到對(duì)應(yīng)的時(shí)序報(bào)告,而又不希望重新布局布線。這時(shí),我們可以打開(kāi)布線后的dcp,直接在Vivado Tcl Console里輸入更新后的時(shí)序約束。如果調(diào)整
    的頭像 發(fā)表于 10-24 15:08 ?1026次閱讀
    <b class='flag-5'>Vivado</b>使用小技巧

    Vivado編輯器亂碼問(wèn)題

    ,但是在Vivado里面打開(kāi)用sublime寫(xiě)的代碼之后,經(jīng)常出現(xiàn)中文亂碼,讓人很不舒服。究其原因就是一般來(lái)說(shuō)第三方的編輯器是采用utf8的編碼方式,而vivado的text editor不是這種方式。
    的頭像 發(fā)表于 10-15 17:24 ?2578次閱讀
    <b class='flag-5'>Vivado</b>編輯器亂碼問(wèn)題

    Vivado 2024.1版本的新特性(2)

    從綜合角度看,Vivado 2024.1對(duì)SystemVerilog和VHDL-2019的一些特性開(kāi)始支持。先看SystemVerilog。
    的頭像 發(fā)表于 09-18 10:34 ?1910次閱讀
    <b class='flag-5'>Vivado</b> 2024.1版本的新<b class='flag-5'>特性</b>(2)

    Vivado 2024.1版本的新特性(1)

    Vivado 2024.1已正式發(fā)布,今天我們就來(lái)看看新版本帶來(lái)了哪些新特性。
    的頭像 發(fā)表于 09-18 10:30 ?2487次閱讀
    <b class='flag-5'>Vivado</b> 2024.1版本的新<b class='flag-5'>特性</b>(1)