一般在芯片的GPIO口內(nèi)部是開漏的狀態(tài)下,外部需要連接上拉電阻,一般連接方式如下圖,而且理想的高低電平應(yīng)該是低電平電壓值接近0V,高電平狀態(tài)值在3.3V左右。

但是在這邊實際測試的情況下卻遇到一個問題:高電平狀態(tài)電壓先是3.3V,后面又被拉低到2.567V。

這個情況非常奇怪,開始被沒有找到原因,直到翻看MASTER 芯片的規(guī)格書,發(fā)現(xiàn)它的這個GPIO口內(nèi)部是有一個35K的下拉電阻的。

根據(jù)分壓原理,35K的下拉電阻和10K的上拉電阻,中間的分壓點電壓計算就是3.3V*35/(35+10)=2.567V。理論分析對得上實際測試結(jié)果。

那么在這種情況下,預(yù)防高電平狀態(tài)的電壓閾值不夠,就只能把上拉電阻值調(diào)小了,最后選擇調(diào)整為2.2K。那么進行計算,分壓點電壓V=3.3V *35/(35+2.2) =3.1V。

那么3.1V的電壓就沒有什么風(fēng)險了。
審核編輯:劉清
-
上拉電阻
+關(guān)注
關(guān)注
5文章
365瀏覽量
30982 -
電平
+關(guān)注
關(guān)注
5文章
362瀏覽量
40316 -
GPIO
+關(guān)注
關(guān)注
16文章
1238瀏覽量
53310
發(fā)布評論請先 登錄
相關(guān)推薦
采用AD8045作為前端放大器,在設(shè)備上電時,AD8045的正供電端電源+3.3V被 拉低到-0.77V,為什么會被拉低?
adc08d1020的控制線接入xilinx V5電平為3.3V的IO BANK,沒有辦法換FPGA的IO電平,怎么解決?
DAC8831的VDD是不是必須匹配DSP的3.3V供電,不能使用5V的?
TXB0108芯片1.8V轉(zhuǎn)3.3V電平異常的原因?
EE-103:在5V和3.3V IC之間執(zhí)行電平轉(zhuǎn)換

AFE5808的數(shù)字供電DVDD是1.8V,但其數(shù)字輸入高電平VIH卻是2-3.3V,為什么?
TFP401APZP將DVI信號轉(zhuǎn)換成TTL RGB信號,輸出的TTL RGB信號測量的波形就是3.3v高電平,為什么?
LSF0108電平轉(zhuǎn)化后發(fā)生信號失真的情況,怎么處理?
使用TXB0108時,3.3V側(cè)的低電平不能拉低到0V位置,同時某些時候低電平會后很多毛刺,為什么?
SN74CBTLV3257輸入是1.8v,輸出是否可以是3.3v, 上拉電阻是3.3v?
求助,關(guān)于LSF0108 3.3V和5V轉(zhuǎn)換問題求解
MCU 3.3V供電,OC輸出高電平能到5V嗎?
具有3.3V/5V輸入和12V/15V輸出的信號和電源隔離

將5V傳感器和信號連接到3.3V輸入SAR ADC

評論