DDR3 地址線

DDR3為減少地址線，把地址線分為行地址線和列地址線，在硬件上是同一組地址線；地址線和列地址線是分時(shí)復(fù)用的，即地址要分兩次送出，先送出行地址，再送出列地址。

一般來(lái)說(shuō)列地址線是10位，及A0...A9；行地址線數(shù)量根據(jù)內(nèi)存大小，BANK數(shù)目，數(shù)據(jù)線位寬等決定(感覺(jué)也應(yīng)該是行地址決定其他) ;

BANK

bank是存儲(chǔ)庫(kù)的意思，也就是說(shuō)，一塊內(nèi)存內(nèi)部劃分出了多個(gè)存儲(chǔ)庫(kù)，訪問(wèn)的時(shí)候指定存儲(chǔ)庫(kù)編號(hào)，就可以訪問(wèn)指定的存儲(chǔ)庫(kù)，內(nèi)存中劃分了多少個(gè)bank，要看地址線中有幾位BA地址，如果有兩位，說(shuō)明有4個(gè)bank，如果有3位，說(shuō)明有8個(gè)bank

DDR3 容量計(jì)算

下面這張圖是芯片k4t1g164qf資料中截取的；以1Gb容量的DDR2顆粒為例（其他的類似）；假設(shè)數(shù)據(jù)線位寬為16位，則看64Mb x 16這一列:

bank地址線位寬為3，及bank數(shù)目為 2^3=8；

行地址線位寬位13，及A0...A12；

列地址線位寬為10，及A0...A9；

有 2^3 * 2^13 * 2^10 = 2^26 =2^6Mb = 64Mb

再加上數(shù)據(jù)線，則容量為 64Mb x 16