在SoC的設(shè)計階段需要克服可靠性問題，而在2.5D和3D方面則需要解決系統(tǒng)級封裝和模塊仿真的問題。

隨著人工智能、大數(shù)據(jù)、云計算、異構(gòu)計算等行業(yè)的快速發(fā)展，先進封裝技術(shù)已經(jīng)占據(jù)了技術(shù)與市場規(guī)模上的制高點，3D IC是電子設(shè)計從芯片設(shè)計走向系統(tǒng)設(shè)計的一個重要支點，也是整個半導(dǎo)體產(chǎn)業(yè)的轉(zhuǎn)折點，相關(guān)EDA解決工具也是必備的戰(zhàn)略技術(shù)點，不過隨著封裝技術(shù)的演進對EDA也提出了更大的挑戰(zhàn)。

3D IC先進封裝對EDA的挑戰(zhàn)及如何應(yīng)對

隨著集成電路制程工藝逼近物理尺寸極限，2.5D/3D封裝，芯粒（Chiplet）、晶上系統(tǒng)（SoW）等先進封裝成為了提高芯片集成度的新方向，并推動EDA方法學(xué)創(chuàng)新。這也使得芯片設(shè)計不再是單芯片的問題，而逐漸演變成多芯片系統(tǒng)工程。新的問題隨之出現(xiàn)，先進封裝中的大規(guī)模數(shù)據(jù)讀取顯示，高密度硅互連拼裝、高性能良率低功耗需求對EDA算法引擎提出了更高的要求。

芯和半導(dǎo)體技術(shù)總監(jiān)蘇周祥在2022年EDA/IP與IC設(shè)計論壇中提出，在SoC的設(shè)計階段需要克服可靠性問題，而在2.5D和3D方面需要解決的問題則是系統(tǒng)級封裝和模塊仿真。

容易出現(xiàn)以下問題：

多個點工具形成碎片化的2.5D/3D IC 解決方案：每個點工具都有自己的接口與模型；各個工具之間的交互寫作不順暢、缺少自動化；

在2.5D/3D IC 設(shè)計過程中，不能再設(shè)計初期就考慮Power/Signal/Thermal的影響，而且不能協(xié)同分析；

多個點工具形成了很多不同的接口，文本與文件格式的轉(zhuǎn)換，各種不同的格式轉(zhuǎn)換使精度收到損失。

作為應(yīng)對，2.5D/3D IC先進封裝需要一個新的EDA平臺。在架構(gòu)方面，需要考慮包括系統(tǒng)級連接、堆棧管理、層次化設(shè)計；物理實現(xiàn)需要：包括協(xié)同設(shè)計環(huán)境、跨領(lǐng)域工程變更、多芯片3D布局規(guī)劃和布線、統(tǒng)一數(shù)據(jù)庫；分析解決需要包括片上和封裝電磁分析、芯片封裝聯(lián)合仿真、多物理分析、與布局布線工具無縫集成；驗證方面，則需要芯片工藝約束、封裝制造設(shè)計規(guī)則、芯片3D組裝約束、芯片數(shù)據(jù)通信協(xié)議。

3D封裝的發(fā)展?jié)摿薮?/p>

隨著對性能有極致追求，需要把晶體管的密度做得越來越高，速度越來越快。另外數(shù)據(jù)處理應(yīng)用中，數(shù)據(jù)交互將對帶寬、吞吐量和速度提出更高的要求，會導(dǎo)致芯片會越來越復(fù)雜、越來越大，要求遠遠超過了目前的工藝節(jié)點能夠滿足的PPA目標(biāo)和成本，這種情況下用 Chiplet和3D IC技術(shù)的應(yīng)用就首當(dāng)其沖。

目前，云計算、大數(shù)據(jù)分析、神經(jīng)網(wǎng)絡(luò)訓(xùn)練、人工智能推理、先進智能手機上的移動計算甚至自動駕駛汽車，都在推動計算向極限發(fā)展。面對更多樣化的計算應(yīng)用需求，先進封裝技術(shù)成為持續(xù)優(yōu)化芯片性能和成本的關(guān)鍵創(chuàng)新路徑。

2021 年全球封裝市場規(guī)模約達 777 億美元。其中，先進封裝全球市場規(guī)模約 350 億美元。預(yù)計到 2025年先進封裝的全球市場規(guī)模將達到 420 億美元，2019-2025 年全球先進封裝市場的 CAGR 約 8%。相比同期整體封裝市場和傳統(tǒng)封裝市場，先進封裝市場增速更為顯著。

2.5D/3DIC類型及生態(tài)標(biāo)準(zhǔn)

2.5D/3D IC當(dāng)前先進封裝的類型主要包括：

臺積電 3D Fabric：CowoS、INFO

英特爾：EMIB、Foveros

三星：I-Cube

ASE：FOCos

Amkor:SWIFT

2.5D/3D IC先進封裝數(shù)據(jù)接口的生態(tài)標(biāo)準(zhǔn)有：

Die-Die Interface

Protocol

Security

Bring up

Form Factors

Testability

ESD

Packaging

Collateral/Models

結(jié)語

最后，先進封裝可以推動半導(dǎo)體向前發(fā)展，高技術(shù)門檻提高板塊估值。后摩爾時代CMOS技術(shù)發(fā)展速度放緩，成本卻顯著上升。2.5D/3D IC先進封裝可以通過小型化和多集成的特點顯著優(yōu)化芯片性能和繼續(xù)降低成本，未來封裝技術(shù)的進步將成為芯片性能推升的重要途徑，2.5D/3D IC先進封裝的功能定位升級，已成為提升電子系統(tǒng)級性能的關(guān)鍵環(huán)節(jié)。

審核編輯 ：李倩