二 電路設計

在之前章節(jié)的源極接地放大電路中，輸出是從FET的漏極得到，因此源極電阻Rs的壓降，對于輸出而言是無異議的，屬于無功損耗。

在源極跟隨器電路中，輸出是從FET的源極得到，Rs上的損耗就不再是無功損耗了。

通常源極跟隨器電路的供電只需要比輸出大一些就可以了，前提是輸出電流小。如果輸出電流也很大（例如幾百mA以上時），F(xiàn)ET的Vds-on也會很大，需要考慮它的影響。此時就要提高整個電路的供電電壓了。

依據(jù)源極跟隨器電路的使用場景，選擇不同類型的FET。大電流輸出場景，一般使用增強型MOSFET。JFET有電流大小限制（通常是不超過Idss），因此只能用在小電流輸出的場景。不過使用JFET的源極跟隨器的輸出阻抗要比MOSFET構(gòu)成的源極跟隨器阻抗高。

柵極偏置電路

柵極偏置電路的電壓由V1、R1和R2組成。上圖的Vg=10V。

因為Vgs是一個固定值，因此Vs的直流電壓=Vg-Vgs。Vg電壓越高，整個電路的輸出電壓上限值越大。

因為沒有柵極電流流過柵極，因此R1和R2的取值大小很靈活。即可以是上圖的1000KΩ，也可以取100KΩ或者10KΩ。當然R1和R2的取值小，會降低電路的輸入阻抗。

源極電阻Rs值

FET的傳輸特性是電路設計中必備的曲線，目的是為了得到工作點的Vgs值。例如希望此電路的輸出電流在0.4mA，從SST202的傳輸曲線中找到Id=0.4mA時對應的Vgs是0.6V。

因為Vg=10V，所以Vs=Vg-Vgs=10V-（-0.6V）=10.6V

由此得到Rs=Vs/Id=10.6V/0.4mA=26.5KΩ

電路中FET的Pd

此電路中，Id流過FET，會產(chǎn)生消耗。這些消耗會全部變?yōu)闊崃?，使FET的溫度上升。如果器件溫度太高，會發(fā)生熱擊穿而使器件損壞。為了提高電路可靠性，F(xiàn)ET的熱耗是一個重要的參數(shù)。

計算此電路的FET熱耗

Pd=Vds x Id=（Vdd-Vs）x Id=（20v-10.6v）* 0.4mA=3.76mW

下圖是SST202的Pd仿真結(jié)果，和計算結(jié)果類似。

SST202數(shù)據(jù)手冊中顯示它的最大Pd是350mW。仿真電路的Pd距離此極限值還有蠻大的安全空間。

高溫下的降額使用

就像電阻一樣，F(xiàn)ET在高溫下工作時，也有降額的要求。如下是FET在不同溫度下，可以承受的最大Pd值，隨著溫度升高，F(xiàn)ET可以承受的Pd在下降。在設計電路時，和最大額定損耗值Pd相比，Pd和溫度的曲線值更重要。另外需要注意的是，有些FET spec中給出的Pd值，是以帶有散熱器為前提的。

交流耦合電容的選擇

C1和C2是交流耦合電容。

在輸入端，C1和偏置電路的輸入阻抗（R1和R2的并聯(lián)阻值=500KΩ）構(gòu)成高通濾波器，其截止頻率為

仿真結(jié)果如下：

在輸出端，C2與負載形成高通濾波器，其截止頻率為：

、

電源的去耦電容

C3和C4是電源的去耦電容。此電路的Vi與Vo是同相，有發(fā)生正反饋的可能性，在高頻信號時，有振蕩的可能。在高頻下為了降低電源的阻抗，在PCB布局時，小容值電容C3以最短距離連接在FET的漏極和源極Rs之間。