電子發(fā)燒友網(wǎng)報(bào)道（文/李彎彎）近日，清華大學(xué)集成電路學(xué)院教授吳華強(qiáng)、副教授高濱團(tuán)隊(duì)基于存算一體計(jì)算范式，研制出全球首顆全系統(tǒng)集成的、支持高效片上學(xué)習(xí)的憶阻器存算一體芯片，在支持片上學(xué)習(xí)的憶阻器存算一體芯片領(lǐng)域取得重大突破。

該芯片包含支持完整片上學(xué)習(xí)所必需的全部電路模塊，成功完成圖像分類、語音識(shí)別和控制任務(wù)等多種片上增量學(xué)習(xí)功能驗(yàn)證，展示出高適應(yīng)性、高能效、高通用性、高準(zhǔn)確率等特點(diǎn)，有效強(qiáng)化智能設(shè)備在實(shí)際應(yīng)用場(chǎng)景下的學(xué)習(xí)適應(yīng)能力，有望促進(jìn)人工智能、自動(dòng)駕駛、可穿戴設(shè)備等領(lǐng)域的發(fā)展。

什么是憶阻器

憶阻器，全稱記憶電阻器(Memristor)。它是表示磁通與電荷關(guān)系的電路器件。憶阻具有電阻的量綱，但和電阻不同的是，憶阻的阻值是由流經(jīng)它的電荷確定。因此，通過測(cè)定憶阻的阻值，便可知道流經(jīng)它的電荷量，從而有記憶電荷的作用。

1971年，蔡少棠從邏輯和公理的觀點(diǎn)指出，自然界應(yīng)該還存在一個(gè)電路元件，它表示磁通與電荷的關(guān)系。2008年，惠普公司的研究人員首次做出納米憶阻器件，掀起憶阻研究熱潮。納米憶阻器件的出現(xiàn)，有望實(shí)現(xiàn)非易失性隨機(jī)存儲(chǔ)器。并且，基于憶阻的隨機(jī)存儲(chǔ)器的集成度、功耗、讀寫速度都要比傳統(tǒng)的隨機(jī)存儲(chǔ)器優(yōu)越。

此外，憶阻是硬件實(shí)現(xiàn)人工神經(jīng)網(wǎng)絡(luò)突觸的最好方式。2012年，比勒菲爾德大學(xué)托馬斯博士及其同事制作出一種具有學(xué)習(xí)能力的憶阻器。2013年，安迪·托馬斯利用這種憶阻器作為人工大腦的關(guān)鍵部件，他的研究結(jié)果發(fā)表在《物理學(xué)學(xué)報(bào)D輯：應(yīng)用物理學(xué)》雜志上。

安迪·托馬斯解釋說，因?yàn)閼涀杵髋c突觸的這種相似性，使其成為制造人工大腦——從而打造出新一代電腦——的絕佳材料，“它使我們得以建造極為節(jié)能、耐用，同時(shí)能夠自學(xué)的處理器?！蓖旭R斯的文章總結(jié)了自己的實(shí)驗(yàn)結(jié)果，并借鑒其他生物學(xué)和物理學(xué)研究的成果，首次闡述了這種仿神經(jīng)系統(tǒng)的電腦如何將自然現(xiàn)象轉(zhuǎn)化為技術(shù)系統(tǒng)，及其中應(yīng)該遵循的幾個(gè)原則。這些原則包括，憶阻器應(yīng)像突觸一樣，“注意”到之前的電子脈沖；而且只有當(dāng)刺激脈沖超過一定的量時(shí)，神經(jīng)元才會(huì)做出反應(yīng)，憶阻器也是如此。

在國內(nèi)，錢鶴、吳華強(qiáng)團(tuán)隊(duì)2012年開始研究用憶阻器來做存儲(chǔ)，但由于憶阻器的材料器件優(yōu)化和集成工藝不成熟，團(tuán)隊(duì)只能靠自己在實(shí)驗(yàn)室里摸索，在一次次失敗的實(shí)驗(yàn)中探索提高器件的一致性和良率。兩年后，清華大學(xué)與中科院微電子所、北京大學(xué)等單位合作，優(yōu)化憶阻器的器件工藝，制備出高性能憶阻器陣列，成為我國率先實(shí)現(xiàn)憶阻器陣列大規(guī)模集成的重要基礎(chǔ)。

基于憶阻器的新型存算一體架構(gòu)

近些年，隨著人工智能應(yīng)用對(duì)計(jì)算和存儲(chǔ)需求的不斷提升，集成電路芯片技術(shù)面臨諸多新挑戰(zhàn)。一方面，摩爾定律“漸行漸遠(yuǎn)”，通過集成電路工藝微縮的方式獲得算力提升越來越難；另一方面，計(jì)算與存儲(chǔ)在不同電路單元中完成，會(huì)造成大量數(shù)據(jù)搬運(yùn)的功耗，增加延遲。如何用計(jì)算存儲(chǔ)一體化突破AI算力瓶頸，成為近年來國內(nèi)外的科研熱點(diǎn)。

過去很多年里，學(xué)術(shù)界和產(chǎn)業(yè)界探索了多種用于實(shí)現(xiàn)存算一體的硬件，憶阻器被認(rèn)為是極具前景的器件之一。吳華強(qiáng)教授此前談到，基于憶阻器的新型存算一體架構(gòu)，可以打破算力瓶頸，滿足人工智能等復(fù)雜任務(wù)對(duì)計(jì)算硬件的高需求。

不過，想讓憶阻器陣列實(shí)現(xiàn)芯片的功能，還需解決器件、系統(tǒng)、算法等方面的瓶頸。吳華強(qiáng)表示，憶阻器固有的非理想特性，例如器件間波動(dòng)、器件電導(dǎo)卡滯、電導(dǎo)狀態(tài)漂移等，會(huì)導(dǎo)致計(jì)算準(zhǔn)確率降低；此外，在架構(gòu)方面，憶阻器陣列實(shí)現(xiàn)卷積功能需要以串行滑動(dòng)的方式連續(xù)采樣、計(jì)算多個(gè)輸入塊，無法匹配全連接結(jié)構(gòu)的計(jì)算效率。

從最新的研究成果來看，吳華強(qiáng)團(tuán)隊(duì)似乎解決了這些困難。該團(tuán)隊(duì)創(chuàng)新設(shè)計(jì)出適用于憶阻器存算一體的高效片上學(xué)習(xí)的新型通用算法和架構(gòu)，研制出全球首顆全系統(tǒng)集成的、支持高效片上學(xué)習(xí)的憶阻器存算一體芯片。

相同任務(wù)下，該芯片實(shí)現(xiàn)片上學(xué)習(xí)的能耗僅為先進(jìn)工藝下專用集成電路（ASIC）系統(tǒng)的3%，展現(xiàn)出卓越的能效優(yōu)勢(shì)，極具滿足人工智能時(shí)代高算力需求的應(yīng)用潛力，為突破馮·諾依曼傳統(tǒng)計(jì)算架構(gòu)下的能效瓶頸提供了一種創(chuàng)新發(fā)展路徑。

吳華強(qiáng)介紹，存算一體片上學(xué)習(xí)在實(shí)現(xiàn)更低延遲和更低能耗的同時(shí)，能夠有效保護(hù)用戶隱私和數(shù)據(jù)。該芯片參照仿生類腦處理方式，可實(shí)現(xiàn)不同任務(wù)的快速“片上訓(xùn)練”與“片上識(shí)別”，能夠有效完成邊緣計(jì)算場(chǎng)景下的增量學(xué)習(xí)任務(wù)，以極低的耗電適應(yīng)新場(chǎng)景、學(xué)習(xí)新知識(shí)，滿足用戶的個(gè)性化需求。

小結(jié)

近幾年，人工智能技術(shù)的發(fā)展對(duì)算力的需求越來越高，同時(shí)傳統(tǒng)計(jì)算架構(gòu)的瓶頸也越來越明顯，學(xué)術(shù)界和產(chǎn)業(yè)界都在積極探索新的發(fā)展模式來解決這一問題，存算一體技術(shù)憑借突出的能效比優(yōu)勢(shì)脫穎而出。而在實(shí)現(xiàn)存算一體的各類器件中，憶阻器的先天優(yōu)勢(shì)明顯。此次清華大學(xué)研制出支持片上學(xué)習(xí)的憶阻器存算一體芯片，意義重大。