蘇州龍谷加入甲辰計(jì)劃，共建 RISC-V 生態(tài)繁榮，聚焦基于RISC-V的大規(guī)模并行編程場景

日前，蘇州龍谷正式加入甲辰計(jì)劃，致力于在下一個(gè)丙辰年（2036龍年）之前，基于 RISC-V 實(shí)現(xiàn)從數(shù)據(jù)中心到桌面辦公、從移動穿戴到智能物聯(lián)網(wǎng)全信息產(chǎn)業(yè)覆蓋的開放標(biāo)準(zhǔn)體系及開源系統(tǒng)軟件棧，使RISC-V軟硬件生態(tài)到作為主流指令集架構(gòu)所需的生態(tài)成熟度。

蘇州龍谷電子科技有限公司的使命愿景是實(shí)現(xiàn)基于RISCV的大規(guī)模并行編程對單一進(jìn)程提速，使得C/C++/Verilog/systemverilog等語言的每個(gè)函數(shù)都可以并行執(zhí)行。高性能計(jì)算的細(xì)粒度并行——指令級并行是由超標(biāo)量處理器來實(shí)現(xiàn)的；粗粒度并行——進(jìn)程、線程級并行是由操作系統(tǒng)來實(shí)現(xiàn)的；而我們的眾核芯片和綜合器方案實(shí)現(xiàn)中粒度并行——函數(shù)級并行。

我們已經(jīng)推出了RISCV的CPU IP及其圖形化IDE、在線調(diào)試等完整處理器工具鏈；有成熟的眾核芯片方案，和基于GCC的分析各函數(shù)并行性的綜合器、仿真器EDA軟件套裝。