AMD Vitis Networking P4 工具 ( VNP4 ) 是一種高級(jí)設(shè)計(jì)環(huán)境，針對(duì) FPGA 和自適應(yīng) SoC 的包處理數(shù)據(jù)平面，可實(shí)現(xiàn)簡化設(shè)計(jì)的效果。它能夠?qū)⒂?P4 編寫的設(shè)計(jì)轉(zhuǎn)換為設(shè)備就緒的 RTL 代碼，以實(shí)現(xiàn)最佳的硬件實(shí)現(xiàn)。使用 VNP4，您可以顯著減少開發(fā)基于設(shè)備的數(shù)據(jù)包處理系統(tǒng)所需的工程工作量，同時(shí)仍能實(shí)現(xiàn)每 LUT 或每 RAM 的高性能。本白皮書概述了使用 VNP4 進(jìn)行設(shè)計(jì)的優(yōu)點(diǎn)。

VNP4 的優(yōu)勢(shì)大致可分為兩類：減少工程工作量和取得高質(zhì)量、高性能結(jié)果。

1

生產(chǎn)力：解決方案可以減少開發(fā)工作量。

2

加快原型開發(fā)與上市周期：加快設(shè)計(jì)周期有助于您的產(chǎn)品更早上市。實(shí)現(xiàn)多個(gè)設(shè)計(jì)選項(xiàng)的迭代更為簡便、快速。

3

特性：廣泛的特性有助于您實(shí)現(xiàn)產(chǎn)品差異化，包括 User Metadata 和 User Externs 中的選項(xiàng)。

4

遷移：設(shè)計(jì)意圖可以從一個(gè) FPGA 或 SoC 遷移到另一個(gè)。

5

擴(kuò)展：由 VNP4 生成的數(shù)據(jù)包處理塊可以并行或串行部署，以支持諸如多級(jí)解析和多數(shù)據(jù)流水線系統(tǒng)等功能。

6

領(lǐng)域特異性：這種高級(jí)抽象解決方案具有領(lǐng)域特異性，使您能夠在不犧牲性能情況下充分發(fā)揮抽象的優(yōu)勢(shì)。

7

面向數(shù)據(jù)包處理的 FPGA 專業(yè)知識(shí)：此解決方案以及硬件實(shí)現(xiàn)的質(zhì)量印證了著我們?cè)诟咄掏铝繑?shù)據(jù)包處理領(lǐng)域深耕高速 FPGA 設(shè)計(jì)與存儲(chǔ)器子系統(tǒng)多年的經(jīng)驗(yàn)。

8

性能：此系統(tǒng)已經(jīng)進(jìn)行全新設(shè)計(jì)，以確保高吞吐量、低時(shí)延和最低資源占用。

編程協(xié)議不受數(shù)據(jù)包處理影響

P4 是一種行業(yè)標(biāo)準(zhǔn)的、領(lǐng)域特定的編程語言，用于需求捕獲且不依賴變成協(xié)議。VNP4 可以將 P4

設(shè)計(jì)意圖轉(zhuǎn)換為 AMD FPGA 或自適應(yīng) SoC 的設(shè)計(jì)解決方案，并支持程序員通過明確指定報(bào)頭與數(shù)據(jù)包處理要求創(chuàng)建新的數(shù)據(jù)平面。為了實(shí)現(xiàn) P4 的設(shè)計(jì)，編譯器將預(yù)期功能映射到 VNP4 RTL 引擎與軟件驅(qū)動(dòng)程序的定制數(shù)據(jù)平面架構(gòu)上。該映射選擇適當(dāng)?shù)囊骖愋停⒏鶕?jù) P4 指定的處理對(duì)其進(jìn)行定制。用于實(shí)現(xiàn)此目標(biāo)的專用引擎包括解析引擎、匹配操作引擎和反向解析引擎，均根據(jù)應(yīng)用特定的需求生成。

生成的 RTL 集成到 AMD Vivado 設(shè)計(jì)套件的封裝 IP 中，可以立即與其它標(biāo)準(zhǔn) IP（如媒體訪問控制器）結(jié)合使用，以創(chuàng)建完整的設(shè)備設(shè)計(jì)。然后對(duì)設(shè)計(jì)進(jìn)行綜合，并為目標(biāo)設(shè)備生成 bit 文件。即使在生成綜合設(shè)計(jì)數(shù)據(jù)之前，也可以獲得關(guān)鍵的設(shè)計(jì)指標(biāo)，如所需的時(shí)延和存儲(chǔ)器資源。

現(xiàn)有 AMD 解決方案基于數(shù)百個(gè)客戶反饋意見以及從早期迭代收集的信息優(yōu)化而成。最新一代工具的三大特點(diǎn)包括：

原生支持 P416 語言

算法內(nèi)容可尋址存儲(chǔ)器技術(shù)

致力于實(shí)現(xiàn)高效資源利用和可靠時(shí)序收斂