隨著物聯(lián)網(wǎng)、工業(yè)4.0及汽車電子等領(lǐng)域的快速發(fā)展，對嵌入式系統(tǒng)的網(wǎng)絡(luò)通信能力提出了更高要求。安路科技，作為國內(nèi)領(lǐng)先的FPGA及FPSoC解決方案提供商，現(xiàn)推出基于DR1FPSoC系列器件的多路以太網(wǎng)擴展方案。該方案充分展示了DR1FPSoC在高性能、低功耗及靈活擴展方面的能力，為復雜嵌入式系統(tǒng)提供了強大的網(wǎng)絡(luò)通信支持。

01方案概述

DR1FPSoC系列集成了高性能硬核處理器（雙核ARM Cortex-A35或單核64位RISC-V）、足量的高速片上內(nèi)存、豐富的外設(shè)接口、FPGA 可編程邏輯單元以及NPU/JPU等硬件加速引擎。通過內(nèi)部高帶寬總線互聯(lián)，DR1FPSoC不僅擁有高性能通用處理能力，還兼具安路FPGA的靈活性和擴展能力，片上 SOC 方案的高集成度帶來了可靠性的提高，適用于工業(yè)控制、機器視覺、能源電力及汽車電子等領(lǐng)域。

針對多路以太網(wǎng)通信需求，DR1FPSoC在CPU側(cè)集成了2個千兆以太網(wǎng)控制器，支持10Mb/s、100Mb/s和1000Mb/s三種速率，兼容IEEE 802.3-2015標準，并支持IEEE1588以太網(wǎng)幀時間戳。同時，DR1FPSoC還支持通過FPGA側(cè)IO擴展來支持GMII/MII接口，能夠?qū)硬煌涌跇藴实耐獠恳蕴W(wǎng)PHY芯片，具有廣泛的適用范圍。

02方案亮點

靈活擴展：在一些更為復雜的應(yīng)用場景下，用戶可能需要更多的以太網(wǎng)接口。DR1FPSoC通過軟核方式，利用FPGA側(cè)資源來拓展任意多個以太網(wǎng)接口。安路科技目前支持AXI接口的以太網(wǎng)MAC軟核IP，用戶只需在FPGA里例化IP，即可輕松實現(xiàn)以太網(wǎng)接口的擴展。

高效互聯(lián)：本方案利用安路科技成熟的輕量以太網(wǎng)接口IP AXI-Ethernet Lite，開發(fā)了包含硬件和軟件設(shè)計的演示案例。AXI-Ethernet Lite基于Ping-Pong buffer設(shè)計，簡單易用，能夠以較小的邏輯資源靈活地應(yīng)用于用戶嵌入式軟核設(shè)計和Soc-FPGA側(cè)交互應(yīng)用中的以太網(wǎng)口擴展需求。同時，通過AXI Matrix矩陣互聯(lián)IP，連接到處理器系統(tǒng)與FPGA側(cè)之間的片內(nèi)互聯(lián)總線AXI GP Master接口上，實現(xiàn)了高效的數(shù)據(jù)傳輸。

功能豐富：處理器上運行Linux操作系統(tǒng)，并移植了Nginx及相關(guān)組件來實現(xiàn)Webserver功能。用戶可以通過上位機PC的瀏覽器來訪問Master，并通過網(wǎng)頁對Master和Slave上的資源進行訪問和控制，如控制LED燈、發(fā)起Iperf測試等。

03方案演示

本方案使用5塊DR1M90開發(fā)板進行演示，其中一塊作為Master，通過網(wǎng)線與PC上位機相連；另外4塊作為Slave，分別通過網(wǎng)線連接到Master的網(wǎng)口上。演示過程中，展示了如何通過網(wǎng)頁界面控制Master和Slave板上的LED燈，以及如何進行Master和Slave之間的Iperf測試，并顯示了測試結(jié)果。

方案示意圖

安路科技DR1FPSoC多路以太網(wǎng)擴展方案的推出，為嵌入式系統(tǒng)提供了高性能、低功耗及靈活擴展的網(wǎng)絡(luò)通信解決方案。該方案不僅滿足了復雜應(yīng)用場景下的多路以太網(wǎng)通信需求，還通過豐富的功能和高效的互聯(lián)機制，為用戶提供了更加便捷、高效的開發(fā)體驗。未來，安路科技將繼續(xù)致力于創(chuàng)新與發(fā)展，為更多領(lǐng)域提供優(yōu)質(zhì)的FPGA及FPSoC解決方案。