概述

ADMV4928是一款絕緣體上硅(SOI)、37.0 GHz至43.5 GHz、mmW 5G波束形成器。RF集成電路(RFIC)高度集成，包含16個獨立的發(fā)射和接收通道。ADMV4928通過獨立的RFV和RFH輸入/輸出支持八個水平和八個垂直極化天線。
數(shù)據(jù)表：*附件：ADMV4928 37.0 GHz至43.5 GHz發(fā)射 接收雙極化波束形成器技術(shù)手冊.pdf

在發(fā)射模式下，RFV輸入和RFH輸入信號均饋入單獨的放大器中。放大器后的每個路徑通過1:8功率分路器分成八個獨立的通道。在接收模式下，輸入信號通過垂直或水平接收通道，并通過兩個獨立的8:1組合器組合到公共RFV引腳或RFH引腳。在任一模式下，每個發(fā)射和接收通道包括矢量調(diào)制器(VM)用于控制相位，以及兩個數(shù)字可變增益放大器(DVGA)用于控制幅度。VM在發(fā)射或接收模式下提供全360°相位調(diào)整范圍，以提供6位分辨率，實現(xiàn)5.625°相位步長。為發(fā)射和接收VM提供相位步長策略以確保實現(xiàn)優(yōu)化的相位步長性能。發(fā)射模式下的總DVGA動態(tài)范圍為34.5，可提供6位分辨率以實現(xiàn)0.5 dB幅度步長，提供5位分辨率則實現(xiàn)1 dB幅度步長。在接收模式下，總動態(tài)范圍為28 dB，可提供5位分辨率以實現(xiàn)0.5 dB幅度步長，提供5位分辨率則實現(xiàn)1 dB幅度步長。DVGA在整個增益范圍內(nèi)提供平坦的相位響應(yīng)。AN-2074應(yīng)用筆記ADMV4928應(yīng)用筆記中提供DVGA1和DVGA2的增益策略以確保在整個衰減范圍內(nèi)實現(xiàn)優(yōu)化性能，在發(fā)射模式下針對0 dB至34.5 dB衰減提供0.5 dB步進分辨率，在接收模式下針對0 dB至28 dB衰減提供0.5 dB步進分辨率。發(fā)射通道包含單獨的發(fā)射功率檢波器以檢測調(diào)制或連續(xù)波信號，從而校準每個通道增益以及通道間增益不匹配。每個接收通道包含RF功率過載電路（接收通道過載檢測電路）以防因阻塞情況對器件可能造成損壞。ADMV4928 RF端口可以直接連接至貼片天線以構(gòu)建雙極化mmW 5G子陣列。

ADMV4928可通過3線式或4線式串行端口接口(SPI)進行編程。片上集成低壓差(LDO)穩(wěn)壓器可為SPI電路生成1.0 V電源電壓，從而降低所需的電源域數(shù)。提供各種SPI模式，可在正常工作期間實現(xiàn)快速啟動和控制?？梢詥为氃O(shè)置每個通道的幅度和相位或可使用片內(nèi)存儲器同時編程多個通道以實現(xiàn)波束成形。片內(nèi)存儲器最多可以存儲2048個波束位置，這些位置可在發(fā)射模式或接收模式下針對水平通道和垂直通道進行分配。片內(nèi)非易失性存儲器(NVM)用于存儲出廠時每個獨立通道的校準增益、相位偏移系數(shù)和基準值?？苫谶@些值執(zhí)行通道間或芯片間校準。此外，四個地址引腳(CHIP_ADDx)可對同一串行線路上的最多16個器件進行獨立SPI控制。如需使用相同的指令通過同一串行線路控制多個器件，請通過外部使能引腳(BR_EN)激活廣播模式。專用的水平和垂直極化負載引腳（LOAD_V和LOAD_H）可同步同一陣列中的所有器件。提供水平和垂直極化發(fā)射模式和接收模式控制引腳（TRX_H或TRX_V），可實現(xiàn)發(fā)射模式和接收模式之間的快速切換。

ADMV4928采用緊湊的239球、10 mm × 7 mm芯片級球柵陣列封裝(CSP_BGA)。ADMV4928在?40°C至+95°C的外殼溫度 (T C )范圍內(nèi)工作。這種CSP_BGA封裝能夠從封裝的頂部對ADMV4928進行散熱，以實現(xiàn)高效散熱，并允許在印刷電路板(PCB)的另一側(cè)靈活放置天線。

應(yīng)用

• mmW 5G應(yīng)用
• 寬帶通信

特性

• RF范圍：37.0 GHz至43.5 GHz
• 輸出功率 >11.5 dBm（3% EVM，400 MHz 64 QAM 5G NR波形，每通道僅為340 mW）
• 使用5G NR、WiFi 5、WiFi 6和CPE UL波形實現(xiàn)完整的特性
• 在5G NR寬通道帶寬下不會降低EVM性能
• 16個可配置的發(fā)射和接收通道
• 雙極化、8個水平和8個垂直通道
• 快速TDD開關(guān)時間（使用TRX_x引腳）
• 匹配50 Ω、單端RF輸入和輸出
• 單個發(fā)射器通道功率檢波器和溫度傳感器
• 集成單個接收通道過載檢測電路
• 高分辨率、6位VM用于控制相位
• 高分辨率、6位和5位DVGA用于控制幅度
• 存儲器用于2048個共用發(fā)射和接收波束位置
• NVM用于相位和增益校準
• 需要雙電源：1.8 V和1.2 V（集成片內(nèi)LDO穩(wěn)壓器可提供1.0 V電壓）
• 3線式或4線式SPI支持高達133 MHz的SPI時鐘速度（參閱AN-2074應(yīng)用筆記ADMV4928應(yīng)用筆記）
• 239引腳、10 mm × 7 mm CSP_BGA封裝

功能框圖