一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何利用FPGA設(shè)計(jì)來(lái)驗(yàn)證和加快你的設(shè)計(jì)過(guò)程

電子設(shè)計(jì) ? 來(lái)源:互聯(lián)網(wǎng) ? 作者:佚名 ? 2018-05-14 09:01 ? 次閱讀

如果處理器和現(xiàn)場(chǎng)可編程門陣列FPGA全部由同樣的電壓供電運(yùn)行,并且不需要排序和控制等特殊功能的話,會(huì)不會(huì)變的很簡(jiǎn)單呢?不幸的是,大多數(shù)處理器和FPGA需要不同的電源電壓,啟動(dòng)/關(guān)斷序列和不同類型的控制。

幸運(yùn)的是,電源管理IC集成電路 (PMIC) 能夠控制目前的高級(jí)處理器、FPGA和系統(tǒng),并為它們供電,從而大為簡(jiǎn)化了整個(gè)系統(tǒng)設(shè)計(jì)。

現(xiàn)在,你也許想知道哪一款PMIC可以為你的片上系統(tǒng) (SoC) 供電,還有就是要這么做的話,該從哪里入手。為你的SoC和系統(tǒng)選擇合適的電源解決方案是系統(tǒng)設(shè)計(jì)人員最常見(jiàn)的挑戰(zhàn)之一。所以,TI推出了數(shù)款全新工具,在使用我們的PMIC時(shí),這些工具能夠簡(jiǎn)化器件選型、評(píng)估和設(shè)計(jì)。

在這些工具中,有一些是TI Designs參考設(shè)計(jì),它們可以幫助設(shè)計(jì)人員開(kāi)始、驗(yàn)證和加快設(shè)計(jì)。多個(gè)TI Designs已經(jīng)發(fā)布,給出了可由TI PMIC供電的很多不同SoC—以下是當(dāng)前列表:

  • TIDA-00478使用TPS65218為Xilinx Zynq 7010供電。

  • TIDA-00551使用TPS65911 為Xilinx Zynq 7015供電。

  • TIDA-00604使用TPS65023為Altera Cyclone III供電。

  • TIDA-00605使用TPS65023為Altera Cyclone IV供電。

  • TIDA-00607使用TPS65218為Altera MAX 10供電。

  • TIDA-00621使用TPS65911。

圖1是為ARM處理器供電的TPS65911的方框圖。與所有TI PMIC一樣,TPS65911非常靈活,并且可被用于數(shù)款器件。圖2顯示的是為Xilinx Zynq 7015 FPGA供電的TPS65911。

圖1:TPS65911的方框圖

圖2:為Xilinx Zynq 7015供電的TPS65911的方框圖

隨這些設(shè)計(jì)一同提供的還有電路原理圖、方框圖、印刷電路板 (PCB) 文件和測(cè)試結(jié)果。這些測(cè)試使得設(shè)計(jì)人員能夠評(píng)估他們正在嘗試用于特定SoC的PMIC的性能,并且為他們提供可以在他們自己的設(shè)計(jì)中使用的示例設(shè)計(jì)文件。測(cè)試結(jié)果包括啟動(dòng)排序、負(fù)載瞬態(tài)、效率測(cè)試,以及圖3中顯示的其它內(nèi)容。

圖3:TPS65911的示例啟動(dòng)時(shí)序

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1643

    文章

    21923

    瀏覽量

    612354
  • 電源管理
    +關(guān)注

    關(guān)注

    116

    文章

    6353

    瀏覽量

    145673
收藏 人收藏

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    FPGA EDA軟件的位流驗(yàn)證

    位流驗(yàn)證,對(duì)于芯片研發(fā)是一個(gè)非常重要的測(cè)試手段,對(duì)于純軟件開(kāi)發(fā)人員,最難理解的就是位流驗(yàn)證。在FPGA芯片研發(fā)中,位流驗(yàn)證是在做什么,在哪些階段需要做位流
    的頭像 發(fā)表于 04-25 09:42 ?388次閱讀
    <b class='flag-5'>FPGA</b> EDA軟件的位流<b class='flag-5'>驗(yàn)證</b>

    FPGA開(kāi)發(fā)任務(wù)

    我想請(qǐng)人幫我開(kāi)發(fā)一款基于FPGA的產(chǎn)品,把我寫(xiě)好MATLAB代碼固化在FPGA中,實(shí)現(xiàn)算法加速和加密功能。有興趣的聯(lián)系我
    發(fā)表于 03-15 10:19

    利用FPGA實(shí)現(xiàn)USB 2.0通信接口

    USB?2.0接口的實(shí)現(xiàn)方式 利用FPGA來(lái)實(shí)現(xiàn)USB 2.0接口的方式一般有兩種,一是借助外圍的USB接口芯片,二是FPGA內(nèi)部實(shí)現(xiàn)USB協(xié)議控制器,外部通過(guò)USB的PHY芯片
    的頭像 發(fā)表于 12-30 13:59 ?2375次閱讀
    <b class='flag-5'>利用</b><b class='flag-5'>FPGA</b>實(shí)現(xiàn)USB 2.0通信接口

    基于Agilex 5 FPGA的模塊系統(tǒng)介紹

    ,這些應(yīng)用要求以更低功耗實(shí)現(xiàn)更高性能。SoM可以大大簡(jiǎn)化和加快嵌入式解決方案的開(kāi)發(fā),為降低板卡設(shè)計(jì)和驗(yàn)證的相關(guān)風(fēng)險(xiǎn)提供理想起點(diǎn),并加快產(chǎn)品上市速度。
    的頭像 發(fā)表于 12-19 17:10 ?600次閱讀
    基于Agilex 5 <b class='flag-5'>FPGA</b>的模塊系統(tǒng)介紹

    芯華章發(fā)布FPGA驗(yàn)證系統(tǒng)新品HuaProP3

    近日,國(guó)內(nèi)EDA(電子設(shè)計(jì)自動(dòng)化)領(lǐng)域的佼佼者芯華章公司,正式對(duì)外宣布其最新研發(fā)的FPGA驗(yàn)證系統(tǒng)——HuaProP3已正式面世。這款產(chǎn)品的推出,標(biāo)志著芯華章在FPGA驗(yàn)證技術(shù)上的又一
    的頭像 發(fā)表于 12-13 11:12 ?723次閱讀

    能否利用TSW1400來(lái)控制TX7316脈沖信號(hào)的發(fā)射,接收,波束形成?

    最近買了TX7316和TSW1400FPGA板,想請(qǐng)問(wèn)一下,能否利用TSW1400來(lái)控制TX7316脈沖信號(hào)的發(fā)射,接收,波束形成?如果可以的話,二者是利用什么接口連接的?是USB嗎
    發(fā)表于 11-20 08:18

    數(shù)字芯片設(shè)計(jì)驗(yàn)證經(jīng)驗(yàn)分享文章 實(shí)際案例說(shuō)明用基于FPGA的原型來(lái)測(cè)試、驗(yàn)證和確認(rèn)IP——如何做到魚(yú)與熊掌兼

    本系列文章從數(shù)字芯片設(shè)計(jì)項(xiàng)目技術(shù)總監(jiān)的角度出發(fā),介紹了如何將芯片的產(chǎn)品定義與設(shè)計(jì)和驗(yàn)證規(guī)劃進(jìn)行結(jié)合,詳細(xì)講述了在FPGA上使用硅知識(shí)產(chǎn)權(quán)(IP)內(nèi)核來(lái)開(kāi)發(fā)ASIC原型項(xiàng)目時(shí),必須認(rèn)真考慮的一些問(wèn)題。
    的頭像 發(fā)表于 10-28 14:53 ?794次閱讀
    數(shù)字芯片設(shè)計(jì)<b class='flag-5'>驗(yàn)證</b>經(jīng)驗(yàn)分享文章 實(shí)際案例說(shuō)明用基于<b class='flag-5'>FPGA</b>的原型<b class='flag-5'>來(lái)</b>測(cè)試、<b class='flag-5'>驗(yàn)證</b>和確認(rèn)IP——如何做到魚(yú)與熊掌兼

    FPGA與ASIC的優(yōu)缺點(diǎn)比較

    適應(yīng)各種應(yīng)用場(chǎng)景。這意味著用戶可以根據(jù)需要,通過(guò)編程來(lái)更改FPGA的功能,而無(wú)需更改硬件設(shè)計(jì)。 設(shè)計(jì)周期短 :與ASIC相比,FPGA的設(shè)計(jì)、驗(yàn)證和生產(chǎn)周期更短。這主要是因?yàn)?/div>
    的頭像 發(fā)表于 10-25 09:24 ?1405次閱讀

    快速部署原型驗(yàn)證:從子卡到調(diào)試的全方位優(yōu)化

    引言原型驗(yàn)證是一種在FPGA平臺(tái)上驗(yàn)證芯片設(shè)計(jì)的過(guò)程,通過(guò)在FPGA上實(shí)現(xiàn)芯片的設(shè)計(jì)原型,使得開(kāi)發(fā)人員可以在硬件完成之前提前開(kāi)始軟件開(kāi)發(fā)和系
    的頭像 發(fā)表于 09-30 08:04 ?946次閱讀
    快速部署原型<b class='flag-5'>驗(yàn)證</b>:從子卡到調(diào)試的全方位優(yōu)化

    FPGA算法工程師、邏輯工程師、原型驗(yàn)證工程師有什么區(qū)別?

    的設(shè)計(jì)和實(shí)現(xiàn)。他們使用硬件描述語(yǔ)言(如 Verilog 或 VHDL)來(lái)編寫(xiě)代碼,構(gòu)建復(fù)雜的數(shù)字邏輯系統(tǒng)。工作包括模塊的設(shè)計(jì)、功能的實(shí)現(xiàn)、時(shí)序的優(yōu)化以及與其他硬件組件的接口設(shè)計(jì)等。 FPGA 原型驗(yàn)證工程師
    發(fā)表于 09-23 18:26

    淺談如何克服FPGA I/O引腳分配挑戰(zhàn)

    在分配引腳時(shí)可以按組進(jìn)行。 這一階段,還會(huì)發(fā)現(xiàn)為了實(shí)現(xiàn)最優(yōu)PCB布線,有些關(guān)鍵接口必須置于器件的某個(gè)邊,或者利用外部物理引腳。 在考慮到FPGA和PCB要求并確定了主要的接口位置以后,下一步是根據(jù)
    發(fā)表于 07-22 00:40

    揭秘FPGA與差分晶振的神奇聯(lián)動(dòng),的設(shè)備為何如此高效?

    FPGA(Field-Programmable Gate Array,現(xiàn)場(chǎng)可編程門陣列)是一種高度靈活的集成電路,具備可編程的邏輯和可配置的內(nèi)部連接。其獨(dú)特之處在于,FPGA可以在制造完成后通過(guò)編程實(shí)現(xiàn)多種不同的邏輯功能,這使得FPGA
    的頭像 發(fā)表于 07-17 11:30 ?1213次閱讀
    揭秘<b class='flag-5'>FPGA</b>與差分晶振的神奇聯(lián)動(dòng),<b class='flag-5'>你</b>的設(shè)備為何如此高效?

    FPGA實(shí)現(xiàn)SDIO訪問(wèn)需要注意的問(wèn)題

    FPGA實(shí)現(xiàn)SDIO訪問(wèn)時(shí),需要注意以下幾個(gè)關(guān)鍵問(wèn)題和細(xì)節(jié): 初始化過(guò)程: SDIO總線的初始化是確保FPGA與SD卡能夠正常通信的第一步。這包括設(shè)置時(shí)鐘頻率、配置數(shù)據(jù)傳輸模式以及校驗(yàn)協(xié)議等
    發(fā)表于 06-27 08:38

    芯科科技領(lǐng)先提供CBAP解決方案支持基于證書(shū)的身份驗(yàn)證和配對(duì)

    ? “基于證書(shū)的身份驗(yàn)證和配對(duì)(CBAP)”有助于簡(jiǎn)化低功耗藍(lán)牙(BluetoothLE)設(shè)備的身份驗(yàn)證和配對(duì)過(guò)程。它具有內(nèi)置的安全功能,無(wú)需使用二維碼、密碼或基于 NFC 的配對(duì)來(lái)
    的頭像 發(fā)表于 06-04 11:35 ?951次閱讀

    FPGA的IP軟核使用技巧

    和性能測(cè)試。確保IP軟核能夠正常工作,并滿足項(xiàng)目的性能要求。 在驗(yàn)證過(guò)程中,可以使用仿真工具進(jìn)行模擬測(cè)試,或者使用實(shí)際的FPGA硬件進(jìn)行驗(yàn)證。 優(yōu)化和調(diào)試 : 如果在
    發(fā)表于 05-27 16:13